Prototipaje e implementación de una SPU de un Cell BE en una FPGA
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2099.1/6892
Tipus de documentProjecte/Treball Final de Carrera
Data2009-01
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
Los objetivos de este proyecto son los siguientes:
1. Comprender el funcionamiento del simulador de SPU (Synergistic Processor Unit)
que hizo Daniel Cabrera: este proyecto se basa en el simulador software desarrollado
en el proyecto Diseño e implementación de un simulador de una Spu.
2. Comprender la estructura de una SPU.
3. Introducirse en el mundo de la programación de FPGAs1 y lenguajes HDL2 .
4. Diseño e implementación de la SPU en Verilog.
5. Flexibilizar el diseño implementado para permitir modificaciones.
6. Simulación y verificación de la implementación Verilog de la SPU con un simulador de FPGA de Xilinx.
7. Trabajo futuro: Sintetización en una FPGA Virtex 4 del código Verilog de la SPU.
TitulacióENGINYERIA INFORMÀTICA (Pla 2003)
Col·leccions
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
Fernández_Oreja, Mikel.pdf | 9,632Mb | Visualitza/Obre |