Mostra el registre d'ítem simple

Dynamic vectorization of instructions

dc.contributorMartorell Bofill, Xavier
dc.contributor.authorCall Barreiro, Aaron
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.date.accessioned2014-06-20T07:05:29Z
dc.date.available2014-06-20T07:05:29Z
dc.date.issued2014-05-30
dc.identifier.urihttp://hdl.handle.net/2099.1/21827
dc.description.abstractChanging processor's design to rename instructions in a vectorial-compatible way and convert sets of scalar instructions to vectorial instructions dynamically. To achieve this rename and dispatch stages were changed, the first to rename registers properly and the last to stall and check dependencies
dc.language.isoeng
dc.publisherUniversitat Politècnica de Catalunya
dc.subjectÀrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
dc.subject.lcshMultiprocessors
dc.subject.lcshSIMD (Computer architecture)
dc.subject.otherVectorització dinàmica
dc.subject.othervectorització
dc.subject.otherinstrucció vectorial
dc.subject.otherprocessador
dc.subject.otherDynamic vectorization
dc.subject.othervectorization
dc.subject.othervectorial instruction
dc.subject.otherprocessor
dc.titleDynamic vectorization of instructions
dc.title.alternativeVectorització dinàmica en arquitectures de multiples fils d 'execució
dc.typeMaster thesis (pre-Bologna period)
dc.subject.lemacMultiprocessadors
dc.subject.lemacSIMD
dc.identifier.slug88501
dc.rights.accessOpen Access
dc.date.updated2014-06-19T04:00:44Z
dc.audience.educationlevelEstudis de primer/segon cicle
dc.audience.mediatorFacultat d'Informàtica de Barcelona
dc.audience.degreeENGINYERIA INFORMÀTICA (Pla 2003)


Fitxers d'aquest items

Thumbnail
Nom:
88501.pdf
Mida:
817,9Kb
Format:
PDF
Visualitza/Obre

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple