Flexible FPGA based platform for variable rate signal generation

Abstract

[ANGLÈS] In any digital communication system, data prior to transmission have to be line coded into a form that is best suited for the channel and at the same time minimize number of occurring bit errors at the receiver. Several data communication standards use simple non-return-to-zero (NRZ) line code, where information is encoded by two distinctive amplitude levels. For applications in research, these signals are often generated by very expensive and bulky pulse pattern generator (PPG). In this thesis we develop and investigate the performance of an alternative to PPG; a device based on Field programmable Gate Array (FPGA) able of NRZ encoded signals generation. We use Altera Stratix V FPGA with seven embedded transceivers providing independent signal generation on each channel. This solution results in 16-fold cost saving, with physical dimensions being twenty-five times smaller, as compared to a conventional MP1763B PPG. Moreover, up to seven independent data channels can be served which is a considerable advantage over the one output of this PPG. Six different designs are performed to configure seven transceiver channels. Every channel can be set to transmit at different bit rate (from 1 Gbps to 12.5 Gbps) and different pattern (PRBS7, PRBS15, PRBS23, PRBS31 or 40 bit fixed pattern). The best signal generation quality is achieved when seven channels are transmitting at the same bit rate. Obtained jitter and eye openings meet the requirements of the following communication protocols: XAUI, Fibre Channel, SONET OC-48, Gigabit Ethernet and PCI Express. Furthermore, it is concluded that 4-PAM signal obtained by combining two NRZ signals generated at 1 Gbps, 2.5 Gbps or 7 Gbps will result in an open eye diagram, which further increases the range of possible applications of the FPGA into multilevel encoded signals.

[CASTELLÀ] En cualquier sistema de comunicación digital, los datos antes de ser transmitidos, deben codificarse para poder adaptarse al canal de transmisión y al mismo tiempo minimizar el número de errores de bit que ocurren en el receptor. Varios estándares de comunicación de datos utilizan para la codificación códigos de no retorno a cero (NRZ), donde la información se codifica utilizando dos niveles de amplitud diferentes. Para aplicaciones que se encuentran en investigación, estas señales normalmente son generadas por un dispositivo muy caro y voluminoso llamado Pulse Pattern Generator (PPG). En esta tesis se desarrolla e investiga una alternativa al PPG, un dispositivo basado en Field programmable Gate Array (FPGA) capaz de generar señales NRZ. Utilizamos la FPGA Stratix V de Altera, la cual dispone de siete transceptores integrados que proporciona la generación de señales independientes. La sustitución del PPG por la FPGA resulta en un ahorro de costes del 94% y unas dimensiones físicas veinticinco veces más pequeño en comparación con el PPG convencional MP1763B. Por otra parte, la FPGA Stratix V se programa para proporcionar siete canales independientes, esto es una ventaja considerable respecto a este PPG, el cuál dispone de un solo canal de transmisión. Seis diseños diferentes se llevan a cabo para configurar los siete canales del transceptor. Cada canal puede ser configurado para transmitir a velocidades de bits diferente (de 1 Gbps a 12,5 Gbps) y patrones diferentes (PRBS7, PRBS15, PRBS23, PRBS31 o un patrón fijo de 40 bits). La mejor calidad señal transmitida se logra cuando los siete canales están transmitiendo a la misma tasa de bits. Además, los resultados obtenidos el estudio de los diferentes diagramas de ojo cumplen con los requisitos de jitter de los siguientes protocolos de comunicación: XAUI, Fibre Channel, SONET OC-48, Gigabit Ethernet y PCI Express. Por otra parte, se concluye que mediante la combinación de dos señales NRZ generadas a 1 Gbps, 2,5 Gbps o 7 Gbps resulta en un diagrama de ojo 4-PAM abierto, lo que aumenta aún más la gama de posibles aplicaciones de la FPGA en señales de codificación multinivel.

[CATALÀ] En qualsevol sistema de comunicació digital, les dades abans de ser transmeses, s'han de codificar per poder adaptar-se al canal de transmissió i al mateix temps minimitzar el nombre d'errors de bit que ocorren al receptor. Diversos estàndards de comunicació de dades utilitzen per a la codificació codis de no retorn a zero (NRZ), on la informació es codifica utilitzant dos nivells d'amplitud diferents. Per a aplicacions que es troben en recerca , aquestes senyals normalment són generades per un dispositiu molt car i voluminós anomenat Pulse Pattern Generator (PPG) . En aquesta tesi es desenvolupa i investiga una alternativa al PPG , un dispositiu basat en Field programmable Gate Array (FPGA) capaç de generar senyals NRZ . Utilitzem la FPGA Stratix V d'Altera , la qual disposa de set transceptors integrats que proporciona la generació de senyals independents. La substitució del PPG per la FPGA resulta en un estalvi de costos del 94% i unes dimensions físiques vint vegades més petites en comparació amb el PPG convencional MP1763B. D'altra banda, la FPGA Stratix V es programa per proporcionar set canals independents , això és un avantatge considerable respecte a aquest PPG , el qual disposa d'un sol canal de transmissió . Sis dissenys diferents es duen a terme per configurar els set canals del transceptor . Cada canal pot ser configurat per transmetre a velocitats de bits diferent (d'1 Gbps a 12,5 Gbps) i patrons diferents (PRBS7 , PRBS15 , PRBS23 , PRBS31 o un patró fix de 40 bits) . La millor qualitat de senyal transmès s'aconsegueix quan els set canals estan transmetent a la mateixa taxa de bits . A més , els resultats obtinguts de l'estudi dels diferents diagrames d'ull compleixen amb els requisits de jitter dels següents protocols de comunicació : XAUI , Fibre Channel , SONET OC -48 , Gigabit Ethernet i PCI Express . D'altra banda , es conclou que mitjançant la combinació de dos senyals NRZ generades a 1 Gbps , 2,5 Gbps o 7 Gbps resulta en un diagrama d'ull 4- PAM obert , el que augmenta encara més la gamma de possibles aplicacions de la FPGA en senyals de codificació multinivell .