FPGA implementation of a contrast enhancement algorithm with discriminative filtering

Abstract

[ANGLÈS] This project is the continuation of a research work focused on improving the current popular techniques for contrast enhancement in images. There are stills produced under very poor acquisition conditions, such as high dynamic range images or medical images that require those techniques in order to reveal details that otherwise remain hidden to the human eye. The problem is, those contrast enhancement algorithms (like Contrast Limited Adaptive Histogram Equalization - CLAHE) can reveal not just the detail of the image but also the noise hidden in it, making it hard to distinguish between the relevant information and the invented detail. As part of the research activity in image processing of Concordia University, an algorithm able to improve those results under certain conditions was developed by a student as her master thesis. This algorithm generates binary masks that attempt to detect the image noise using the source image. Then, a version of the image with CLAHE applied is low-pass filtered only where the pixels are detected as noise by those masks. The work in this project is based in that thesis, and it studies the behavior, performance and possibilities of the algorithm as a hardware (FPGA) implementation. The chosen description language was VHDL. To do so, a top-down bottom-up design approach has been employed.

[CASTELLÀ] Este proyecto es la continuación de una investigación enfocada a mejorar los resultados aportados por técnicas populares de mejora del contraste de imágenes. Hay instantáneas que son tomadas bajo condiciones muy pobres de adquisición, como por ejemplo escenas con un rango dinámico muy grande o imágenes médicas que requieren estas técnicas para revelar ciertos detalles que de otra manera restarían escondidos al ojo humano. El problema es que estos algoritmos (como por ejemplo la ecualización adaptativa de histograma con contraste limitado o CLAHE por las siglas en inglés) pueden revelar no sólo el detalle de la imagen, sino también el ruido que se oculta, haciendo difícil distinguir el que es relevante del que es información inventada por el sensor. Como parte de la actividad de investigación en procesado de imagen de Concordia University, un algoritmo capaz de mejorar estos resultados bajo ciertas condiciones fue desarrollado por una estudiante como tesis final de máster. Este algoritmo genera máscaras binarias que intentan detectar el ruido de la imagen a partir del original. Después, una versión de la imagen con contraste mejorado con CLAHE es filtrada paso-bajo sólo en los píxeles detectados como candidatos a tener ruido. El trabajo expuesto aquí está basado en aquella tesis y estudia el comportamiento, rendimiento y posibilidades del algoritmo como implementación en FPGA. El lenguaje de descripción escogido fue VHDL. Para hacerlo, se escogió una metodología de diseño top-down bottom-up.

[CATALÀ] Aquest projecte és la continuació d’una recerca enfocada a millorar els resultats aportats per tècniques populars de millora del contrast d’imatges. Hi ha instantànies que són preses sota condicions molt pobres d’adquisició, com ara escenes amb un rang dinàmic molt gran o imatges mèdiques que requereixen aquestes tècniques per tal de revelar certs detalls que d’altra manera restarien amagats a l’ull humà. El problema és que aquests algorismes (com ara l’equalització adaptativa d’histograma amb contrast limitat o CLAHE per les sigles en anglès) poden revelar no només el detall de la imatge, sinó també el soroll que s’hi oculta, fent difícil distingir el que és rellevant del que és informació inventada pel sensor. Com a part de l’activitat de recerca en processat d’imatge de Concordia University, un algorisme capaç de millorar aquests resultats sota certes condicions va ser desenvolupat per una estudiant com a tesi final de màster. Aquest algorisme genera màscares binàries que intenten detectar el soroll de la imatge a partir de l’original. Després, una versió de la imatge amb contrast millorat amb CLAHE és filtrada pas-baix només en els píxels detectats com a candidats a tenir soroll. La feina exposada aquí esta basada en aquella tesi i estudia el comportament, rendiment i possibilitats de l’algoritme com a implementació en FPGA. El llenguatge de descripció escollit va ser VHDL. Per tal de fer-ho, es va escollir una metodologia de disseny top-down bottom-up.