Diseño, realización y test de un generador de retardos
Ver/Abrir
TFG.7z (27,46Mb) (Acceso restringido)
Correo electrónico del autororiol.r.l.87
gmail.com

Tipo de documentoTrabajo final de grado
Fecha2013-06-10
Condiciones de accesoAcceso restringido por decisión del autor
Todos los derechos reservados. Esta obra
está protegida por los derechos de propiedad intelectual e industrial. Sin perjuicio de las exenciones legales
existentes, queda prohibida su reproducción, distribución, comunicación pública o transformación sin la
autorización del titular de los derechos
Resumen
En aquest projecte es desenvoluparà un generador de retards de baix cost. La selecciò de la resoulció y del seu abast, serà totalment programable, el retard programable del cual serà inferior al periode de treball. Es comparan dos possibles solucions per aquest projecte (CPLD y FPGA), estudiant la seva viabilitat y funcionalitat.
MateriasGeneradors
TitulaciónGRAU EN ENGINYERIA ELECTRÒNICA INDUSTRIAL I AUTOMÀTICA (Pla 2009)
Ficheros | Descripción | Tamaño | Formato | Ver |
---|---|---|---|---|
TFG.7z![]() | 27,46Mb | application/x-7z-compressed | Acceso restringido |