Ir al contenido (pulsa Retorno)

Universitat Politècnica de Catalunya

    • Català
    • Castellano
    • English
    • AccederRegistro (usuarios no UPC)Acceder (usuarios no UPC)
  • mailContacto
  • world Castellano 
    • Català
    • Castellano
    • English
  • userInicia sesión   
      AccederRegistro (usuarios no UPC)Acceder (usuarios no UPC)

UPCommons. Portal de acceso abierto al conocimiento de la UPC

Banner header
64.095 Trabajos académicos UPC
You are here:
Ver ítem 
  •   UPCommons
  • Treballs acadèmics
  • Escola d'Enginyeria de Barcelona Est
  • Grau en Enginyeria Electrònica Industrial i Automàtica (Pla 2009)
  • Ver ítem
  •   UPCommons
  • Treballs acadèmics
  • Escola d'Enginyeria de Barcelona Est
  • Grau en Enginyeria Electrònica Industrial i Automàtica (Pla 2009)
  • Ver ítem
JavaScript is disabled for your browser. Some features of this site may not work without it.

Diseño, realización y test de un generador de retardos

Thumbnail
Ver/Abrir
TFG.7z (27,46Mb) (Acceso restringido)
Comparte:
 
  Ver Estadísticas de uso
Cita com:
hdl:2099.1/18809

Mostrar el registro completo del ítem
Ramos López, Oriol
Correo electrónico del autororiol.r.l.87arrobagmail.com
Tutor / directorCosp Vilella, JordiMés informacióMés informacióMés informació
Tipo de documentoTrabajo final de grado
Fecha2013-06-10
Condiciones de accesoAcceso restringido por decisión del autor
Todos los derechos reservados. Esta obra está protegida por los derechos de propiedad intelectual e industrial. Sin perjuicio de las exenciones legales existentes, queda prohibida su reproducción, distribución, comunicación pública o transformación sin la autorización del titular de los derechos
Resumen
En aquest projecte es desenvoluparà un generador de retards de baix cost. La selecciò de la resoulció y del seu abast, serà totalment programable, el retard programable del cual serà inferior al periode de treball. Es comparan dos possibles solucions per aquest projecte (CPLD y FPGA), estudiant la seva viabilitat y funcionalitat.
MateriasGeneradors
TitulaciónGRAU EN ENGINYERIA ELECTRÒNICA INDUSTRIAL I AUTOMÀTICA (Pla 2009)
URIhttp://hdl.handle.net/2099.1/18809
Colecciones
  • Escola d'Enginyeria de Barcelona Est - Grau en Enginyeria Electrònica Industrial i Automàtica (Pla 2009) [762]
Comparte:
 
  Ver Estadísticas de uso

Mostrar el registro completo del ítem

FicherosDescripciónTamañoFormatoVer
TFG.7zBloqueado27,46Mbapplication/x-7z-compressedAcceso restringido

Listar

Esta colecciónPor fechaAutoresOtras contribucionesTítulosMateriasEste repositorioComunidades & coleccionesPor fechaAutoresOtras contribucionesTítulosMaterias

© UPC Obrir en finestra nova . Servei de Biblioteques, Publicacions i Arxius

info.biblioteques@upc.edu

  • Sobre esta web
  • Contacto
  • Sugerencias
  • Configuración de privacidad
  • Inici de la pàgina