Design and implementation of an ARMv4 tightly coupled multicore in VHDL and validation on a FPGA

Abstract

[ANGLÈS] On one hand, few years ago increasing the clock speed was the preferred tactic by manufacturers to gradually increase the performance of computers. However, from certain speeds there are some limitations. Some effects of these physical limitations can be the high heat dissipation, problems with the synchronization of the signals, or the high energy consumption. Therefore now, more multicore microprocessors are being developed to increase the performance of the devices without increasing the clock frequency of the microprocessors. On the other hand, the ARM instruction set architecture is the most widely used 32-bit instruction set architecture in numbers produced and clearly dominates the field of mobile embedded systems. Therefore, in this document we achieve to join these two points designing a multicore processor from an existing microprocessor based on soft IPs of general purpose CPUs. The idea is to implement a generic multicore processor with n cores.

[CASTELLÀ] Por un lado, hace unos años el aumento de la velocidad del reloj fue la táctica preferida por los fabricantes para incrementar gradualmente el rendimiento de los ordenadores. Sin embargo, a partir de ciertas velocidades existen algunas limitaciones. Algunos efectos de estas limitaciones físicas pueden ser: la alta disipación de calor, problemas con la sincronización de las señales o el alto consumo de energía. Por lo tanto, ahora se están desarrollando más microprocesadores de múltiples núcleos para mejorar el rendimiento de los dispositivos sin tener que aumentar la frecuencia de reloj de los microprocesadores. Por otro lado, la arquitectura ARM es la arquitectura de 32 bits más ampliamente utilizada en números producidos y domina claramente el campo de los sistemas móviles embebidos. Por lo tanto, en este documento logramos unir estos dos puntos en el diseño de un procesador multinúcleo partiendo de un microprocesador existente, basado en soft IPs de CPUs de propósito general. La idea es implementar un procesador genérico multinúcleo con n núcleos.

[CATALÀ] Per una banda, fa uns anys l'augment de la velocitat del rellotge va ser la tàctica preferida pels fabricants per a incrementar gradualment el rendiment dels ordinadors. No obstant això, a partir de certes velocitats existeixen algunes limitacions. Alguns efectes d'aquestes limitacions físiques poden ser: l'alta dissipació de calor, problemes amb la sincronització dels senyals o l'alt consum d'energia. Per tant, ara s'estan desenvolupant més microprocessadors de múltiples nuclis per millorar el rendiment dels dispositius sense haver d'augmentar la freqüència de rellotge dels microprocessadors. D'altra banda, l'arquitectura ARM és l'arquitectura de 32 bits més àmpliament utilitzada en nombres produïts i domina clarament el camp dels sistemes mòbils incrustats. Per tant, en aquest document aconseguim unir aquests dos punts en el disseny d'un processador multinucli partint d'un microprocessador existent, basat en soft IP de CPU de propòsit general. La idea és implementar un processador genèric multinucli amb n nuclis.