Mostra el registre d'ítem simple

dc.contributorLlaberia Griñó, José M.
dc.contributor.authorGuillen Fandos, David
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.date.accessioned2012-07-12T14:19:28Z
dc.date.available2012-07-12T14:19:28Z
dc.date.issued2012-06-18
dc.identifier.urihttp://hdl.handle.net/2099.1/15692
dc.description.abstractL'objectiu del projecte és el disseny i implementació d'un computador al voltant d'un processador MIPS. Aquest computador ha de funcionar a una placa de demostració Terasic DE2-115, que disposa d'una FPGA Altera Cyclone IV.
dc.language.isocat
dc.publisherUniversitat Politècnica de Catalunya
dc.subjectÀrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
dc.subject.lcshEmbedded computer systems
dc.subject.lcshVHDL (Computer hardware description language)
dc.subject.lcshMicroprocessors
dc.subject.otherfpga
dc.subject.otherac
dc.subject.otherprocessador
dc.subject.othermips
dc.subject.otherasm
dc.subject.otherc
dc.subject.otherharvard
dc.subject.othervhdl
dc.subject.othervga
dc.subject.otherpld
dc.subject.otherposix
dc.subject.otherlinux
dc.subject.otherunix
dc.subject.otheraltera
dc.subject.otherprocessor
dc.titleImplementació d'un processador MIPS en una FPGA
dc.title.alternativeImplementación de un procesador MIPS en una FPGA
dc.typeMaster thesis (pre-Bologna period)
dc.subject.lemacSistemes incrustats (Informàtica)
dc.subject.lemacVHDL (Llenguatge de descripció de maquinari)
dc.subject.lemacMicroprocessadors
dc.identifier.slug82501
dc.rights.accessOpen Access
dc.date.updated2012-06-28T07:44:39Z
dc.audience.educationlevelEstudis de primer/segon cicle
dc.audience.mediatorFacultat d'Informàtica de Barcelona
dc.audience.degreeENGINYERIA INFORMÀTICA (Pla 2003)


Fitxers d'aquest items

Thumbnail

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple