Aplicaciones didácticas de PLD/FPGA para las asignaturas de sistemas digitales
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2099.1/14840
Tipus de documentTreball Final de Grau
Data2012-03-07
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-CompartirIgual 3.0 Espanya
Abstract
Este proyecto es una guía destinada a los futuros alumnos de la asignatura CSD que se imparte en el grado en Ingeniería de Sistemas de Telecomunicaciones en la EETAC y para personas que se inicien en el
lenguaje de programación VHDL.
En el presente trabajo de final de carrera se parte desde cero en este tipo de
lenguaje para facilitar su comprensión a nuevos usuarios del mismo.
En el capítulo 2 se explica cómo crear un proyecto desde el principio, compilarlo, simularlo y verlo de manera empírica sobre una placa.
En el capítulo 3 se hace un ejemplo de un circuito combinacional de dos
maneras y en el capitulo 4 uno secuencial.
El capitulo 5 se centra en el diseño de un UART sencillo para transmitir y recibir datos simultáneamente con un PC a través del puerto serie.
En el capitulo 6 se resume un proyecto de antiguos alumnos que aprovechamos para implementarlo junto con el UART en el capitulo 7.
Y finalmente, en el capitulo 8 se hace una interfaz gráfica con Labview para ver la comunicación entre la placa y el PC.
Todos los documentos usados, los códigos, las simulaciones y los ejercicios están en la página web de la asignatura.
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
memoria.pdf | 3,043Mb | Visualitza/Obre |