Mostra el registre d'ítem simple

dc.contributorCosp Vilella, Jordi
dc.contributor.authorMontané Sala, Ivan
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.date.accessioned2011-10-18T16:59:32Z
dc.date.available2011-10-18T16:59:32Z
dc.date.issued2011-06-15
dc.identifier.urihttp://hdl.handle.net/2099.1/13188
dc.description.abstractEn aquest projecte final de carrera dissenyarem i implantarem un microprocessador dins d‟una FPGA utilitzant el llenguatge d‟alt nivell VHDL. Es dissenyarà un microprocessador amb un nucli de vuit bits i amb dotze bits per a les instruccions. A partir d‟aquesta premissa veurem els diferents dissenys que es poden assolir. La segona part del projecte serà implementar un microprocessador, amb el nucli comentat anteriorment, de vuit bits d‟entrada i vuit bits de sortida. Per veure el correcte funcionament es faran simulacions del sistema. Finalment s‟implementarà a la FPGA.
dc.language.isocat
dc.publisherUniversitat Politècnica de Catalunya
dc.subjectÀrees temàtiques de la UPC::Enginyeria electrònica
dc.subject.lcshMicroprocessors
dc.titleDisseny d'un microprocessador
dc.typeMaster thesis (pre-Bologna period)
dc.subject.lemacMicroprocessadors
dc.rights.accessRestricted access - author's decision
dc.audience.educationlevelEstudis de primer/segon cicle
dc.audience.mediatorEscola Universitària d'Enginyeria Tècnica Industrial de Barcelona
dc.audience.degreeENGINYERIA TÈCNICA INDUSTRIAL, ESPECIALITAT EN ELECTRÒNICA INDUSTRIAL (Pla 2002)


Fitxers d'aquest items

Imatge en miniatura
Imatge en miniatura

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple