Disseny d'un microprocessador
View/Open
Memòria.pdf (1,661Mb) (Restricted access)
Request copy
Què és aquest botó?
Aquest botó permet demanar una còpia d'un document restringit a l'autor. Es mostra quan:
- Disposem del correu electrònic de l'autor
- El document té una mida inferior a 20 Mb
- Es tracta d'un document d'accés restringit per decisió de l'autor o d'un document d'accés restringit per política de l'editorial
PFC.pdf (6,606Mb) (Restricted access)
Request copy
Què és aquest botó?
Aquest botó permet demanar una còpia d'un document restringit a l'autor. Es mostra quan:
- Disposem del correu electrònic de l'autor
- El document té una mida inferior a 20 Mb
- Es tracta d'un document d'accés restringit per decisió de l'autor o d'un document d'accés restringit per política de l'editorial
Author's e-mailivan.montane
gmail.com

Document typeMaster thesis (pre-Bologna period)
Date2011-06-15
Rights accessRestricted access - author's decision
Abstract
En aquest projecte final de carrera dissenyarem i implantarem un microprocessador dins d‟una FPGA utilitzant el llenguatge d‟alt nivell VHDL. Es dissenyarà un microprocessador amb un nucli de vuit bits i amb dotze bits per a les instruccions. A partir d‟aquesta premissa veurem els diferents dissenys que es poden assolir.
La segona part del projecte serà implementar un microprocessador, amb el nucli comentat anteriorment, de vuit bits d‟entrada i vuit bits de sortida. Per veure el correcte funcionament es faran simulacions del sistema. Finalment s‟implementarà a la FPGA.
Files | Description | Size | Format | View |
---|---|---|---|---|
Memòria.pdf![]() | 1,661Mb | Restricted access | ||
PFC.pdf![]() | 6,606Mb | Restricted access |
All rights reserved. This work is protected by the corresponding intellectual and industrial
property rights. Without prejudice to any existing legal exemptions, reproduction, distribution, public
communication or transformation of this work are prohibited without permission of the copyright holder