Mostra el registre d'ítem simple

dc.contributorOtero Calviño, Beatriz
dc.contributor.authorBordas Pérez, Francisco
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.date.accessioned2011-02-09T08:39:51Z
dc.date.available2011-02-09T08:39:51Z
dc.date.issued2010
dc.identifier.urihttp://hdl.handle.net/2099.1/10988
dc.description.abstractEste proyecto tiene cuatro objetivos claramente diferenciados: 1. Proponer e implementar un algoritmo para realizar la factorización de Cholesky. 2. Optimizar el código propuesto usando lenguajes de programación y técnicas de optimización de software que permitan mejorar el rendimiento del tiempo de ejecución de la factorización de Cholesky. 3. Evaluar la idoneidad del uso de Threading Building Blocks (TBB) de Intel en la paralelización del código desarrollado. 4. Elaborar una heurística que determine el mejor algoritmo a ejecutar (dependiendo del orden de la matriz) para garantizar máximo rendimiento.
dc.language.isospa
dc.publisherUniversitat Politècnica de Catalunya
dc.rightsAttribution-NonCommercial-NoDerivs 3.0 Spain
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subjectÀrees temàtiques de la UPC::Informàtica::Hardware
dc.subject.lcshMultiprocessors
dc.subject.otherCholesky
dc.subject.otherTBB
dc.subject.otherMulticore
dc.titleImplementación y evaluación de la Factorización de Cholesky mediante TBB y threads en arquitecturas multicore
dc.typeMaster thesis (pre-Bologna period)
dc.subject.lemacMultiprocessadors
dc.rights.accessOpen Access
dc.audience.educationlevelEstudis de primer/segon cicle
dc.audience.mediatorEscola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona
dc.audience.degreeENGINYERIA DE TELECOMUNICACIÓ (Pla 1992)


Fitxers d'aquest items

Thumbnail

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple