Mostra el registre d'ítem simple
Implementación y evaluación de la Factorización de Cholesky mediante TBB y threads en arquitecturas multicore
dc.contributor | Otero Calviño, Beatriz |
dc.contributor.author | Bordas Pérez, Francisco |
dc.contributor.other | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
dc.date.accessioned | 2011-02-09T08:39:51Z |
dc.date.available | 2011-02-09T08:39:51Z |
dc.date.issued | 2010 |
dc.identifier.uri | http://hdl.handle.net/2099.1/10988 |
dc.description.abstract | Este proyecto tiene cuatro objetivos claramente diferenciados: 1. Proponer e implementar un algoritmo para realizar la factorización de Cholesky. 2. Optimizar el código propuesto usando lenguajes de programación y técnicas de optimización de software que permitan mejorar el rendimiento del tiempo de ejecución de la factorización de Cholesky. 3. Evaluar la idoneidad del uso de Threading Building Blocks (TBB) de Intel en la paralelización del código desarrollado. 4. Elaborar una heurística que determine el mejor algoritmo a ejecutar (dependiendo del orden de la matriz) para garantizar máximo rendimiento. |
dc.language.iso | spa |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Spain |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Hardware |
dc.subject.lcsh | Multiprocessors |
dc.subject.other | Cholesky |
dc.subject.other | TBB |
dc.subject.other | Multicore |
dc.title | Implementación y evaluación de la Factorización de Cholesky mediante TBB y threads en arquitecturas multicore |
dc.type | Master thesis (pre-Bologna period) |
dc.subject.lemac | Multiprocessadors |
dc.rights.access | Open Access |
dc.audience.educationlevel | Estudis de primer/segon cicle |
dc.audience.mediator | Escola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona |
dc.audience.degree | ENGINYERIA DE TELECOMUNICACIÓ (Pla 1992) |