Evaluación de las variaciones de proceso litográficas en circuitos integrados
Tipus de documentProjecte/Treball Final de Carrera
Data2010
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
El objetivo del proyecto es evaluar las variaciones de procedo sistemáticas en las
longitudes de canal del transistor. Estas variaciones afectan a la respuesta esperada del
circuito modificando la energía consumida y sus retardos, viéndose afectando el yield
en los procesos de fabricación
TitulacióENGINYERIA DE TELECOMUNICACIÓ (Pla 1992)
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
PFC PORTADA Alex Bosacoma Sesma.pdf | 6,622Kb | Visualitza/Obre | ||
PFC ÍNDICE Alex Bosacoma Sesma.pdf | 6,910Kb | Visualitza/Obre | ||
PFC APÉNDICE Alex Bosacoma Sesma.pdf | 310,1Kb | Visualitza/Obre | ||
PFC REDACCIÓN Alex Boscoma Sesma.pdf | 1,137Mb | Visualitza/Obre |