El presente proyecto de final de carrera se centra en el diseño, análisis e implementación
en silicio de una metodología de test/diagnosis basada en la comparación de firmas digitales
generadas a partir de curvas de Lissajous. Se muestra su aplicación para testar la etapa
de filtro de un circuito de bucle de enganche de fase (phase lock loop, PLL), así como los
resultados experimentales de su implementación en tecnología CMOS de 65 nm.
La obtención de las firmas digitales se consigue mediante el uso de un circuito monitor,
el cual, a partir de la composición de dos señales periódicas del circuito a analizar, genera,
para cada punto de la curva de Lissajous, un valor digital. La utilización de varios monitores
con gurados de la manera adecuada permite una completa teselación del plano en diferentes
zonas y por tanto, la generación de distintos códigos digitales (firma) a medida que la curva
de Lissajous evoluciona en el tiempo.
El test del circuito y/o diagnosis del posible defecto se realiza mediante la comparación
de la signatura golden o sin defecto y la signatura generada por el circuito testado. Para
la comparación de firmas se emplea el concepto de distancia de Hamming entre códigos a
modo de métrica de discrepancia. A partir de los valores precalculados de la métrica para
cada posible valor del defecto se consigue realizar la diagnosis de este para el parámetro en
estudio.
El trabajo se enmarca en el diseño de circuitos integrados de muy alta escala de integración usando una tecnología CMOS de actualidad (65 nm). Es por ello que se requieren
técnicas de diseño analógico específicas, como lo son las estrategias centroidales para la elaboración de layouts o el correcto modelado de transistores nanométricos. Para esto último
se hace uso del modelo Berkeley, el cual, debidamente ajustado a la tecnología empleada,
proporciona aproximaciones muy aceptables y con relativa facilidad de uso. Con el objetivo de verificar la metodología de test/diagnosis propuesta, se hace uso
de una aplicación Matlab que permite simular el comportamiento del circuito a testar
en diferentes situaciones. Es posible excitar el circuito con distintas entradas, cambiar los
parámetros de este, introducir defectos, o emplear distintos conjuntos de curvas para teselar el
plano. La aplicación resulta fundamental para efectuar el proceso de diagnosis pues relaciona
la cantidad de defecto con los valores de discrepancia obtenidos con la métrica definida.
Finalmente, se presentan los resultados experimentales obtenidos con el chip fabricado.
Se constata el correcto comportamiento de este y la validez de la metodología de test/diagnosis propuesta.
