Development of high-speed serial interface output link for image sensor ICs
Carregant...
Fitxers
tfm_gómez_marc.pdf (4.49 MB) (Accés restringit)
El pots comprar en digital a:
El pots comprar en paper a:
Títol de la revista
ISSN de la revista
Títol del volum
Cita com:
Autors
Correu electrònic de l'autor
Tutor / director
Tribunal avaluador
Realitzat a/amb
Tipus de document
Projecte Final de Màster Oficial
Data
Condicions d'accés
Accés restringit per acord de confidencialitat (embargat fins 2028-02-08)
Llicència
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització de la persona titular dels drets
Publicacions relacionades
Datasets relacionats
Projecte CCD
Abstract
This thesis presents a sub low voltage differential signalling (sub-LVDS) transmitter for a high-speed serial interface application in an image sensor integrated circuit (IC). The targeted data rate of the circuit is 0.89 Gbps while using 180 nm CMOS technology and a 1.8V power supply. The sub-LVDS works with a common mode voltage of 800 mV and provides an output swing of 400 mV in the receiver side. In this work, the circuit has been studied and designed from a theoretical point of view and the well-performance and robustness of each of the sub-blocks of the circuit is shown under PVT and Montecarlo simulations. Additionally, the layout of the circuit has also been developed, resulting in a total area of 0.034 mm2.