Improving security in cache memory by power efficient scrambling technique
Carregant...
Fitxers
El pots comprar en digital a:
El pots comprar en paper a:
Títol de la revista
ISSN de la revista
Títol del volum
Cita com:
Col·laborador
Editor
Tribunal avaluador
Realitzat a/amb
Tipus de document
Article
Data publicació
Editor
Condicions d'accés
Accés restringit per política de l'editorial
Llicència
Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Llevat que s'hi indiqui el contrari, els seus continguts estan subjectes a la llicència de Creative Commons: Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Publicacions relacionades
Datasets relacionats
Projecte CCD
Abstract
The last decade has recorded an increase in security protocols for integrated circuits and memory systems, because of device specific attacks such as side-channel monitoring and cold boot and also because sensitive information is stored in such devices. The scope of this study is to propose new security measures which can be applied in memory systems, in order to make the stored data unusable, if retrieved successfully by any type of attack. The security technique uses interleaved scrambling vectors to scramble the data retained in a memory system and employs several dissemination rules. The proposed technique is investigated and assessed from several perspectives, such as power consumption, time performance and area overhead.
Descripció
Persones/entitats
Document relacionat
Versió de
Citació
Neagu, M.; Miclea, L.; Manich, S. Improving security in cache memory by power efficient scrambling technique. "IET computers and digital techniques", 08 Abril 2015, p. 1-10.
Ajut
Forma part
Dipòsit legal
ISBN
ISSN
1751-8601




