2D error correction for F/F based arrays using in-situ Real-Time Error Detection (RTD)

Carregant...
Miniatura
El pots comprar en digital a:
El pots comprar en paper a:

Projectes de recerca

Unitats organitzatives

Número de la revista

Títol de la revista

ISSN de la revista

Títol del volum

Col·laborador

Editor

Tribunal avaluador

Realitzat a/amb

Tipus de document

Comunicació de congrés

Data publicació

Editor

Institute of Electrical and Electronics Engineers (IEEE)

Condicions d'accés

Accés obert

Llicència

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització de la persona titular dels drets

Assignatures relacionades

Assignatures relacionades

Publicacions relacionades

Datasets relacionats

Datasets relacionats

Projecte CCD

Abstract

This work proposes in-situ Real-Time Error Detection (RTD): embedding hardware in a memory array for detecting a fault in the array when it occurs, rather than when it is read. RTD breaks the serialization between data access and error detection and, thus, it can speed-up the access-time of arrays that use in-line error-detection and correction. The approach can also reduce the time needed to root-cause array related bugs during post-silicon validation and product testing. The paper presents how to build RTD into an array with flip-flops to track in real-time the column-parity and introduces a two-dimensional RTD based error-correction scheme. As compared to SECDED, the evaluated scheme has comparable error-detection and correction strength and, depending on the array dimensions, the access time is reduced by 8-24% at an area and power overhead between 12-53% and 21-42% respectively.

Descripció

Persones/entitats

Document relacionat

Versió de

Citació

Sazeides, Y. [et al.]. 2D error correction for F/F based arrays using in-situ Real-Time Error Detection (RTD). A: IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems. "DFT, 33rd IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems: ESA-ESRIN, Italy (on-line virtual event), October 19–21, 2020". Institute of Electrical and Electronics Engineers (IEEE), 2020, p. 1-4. ISBN 978-1-7281-9457-8. DOI 10.1109/DFT50435.2020.9250878.

Ajut

Forma part

Dipòsit legal

ISBN

978-1-7281-9457-8

ISSN

Altres identificadors

Referències