Achieving high memory performance from heterogeneous architectures with the SARC programming model
Carregant...
Fitxers
El pots comprar en digital a:
El pots comprar en paper a:
Títol de la revista
ISSN de la revista
Títol del volum
Col·laborador
Editor
Tribunal avaluador
Realitzat a/amb
Tipus de document
Comunicació de congrés
Data publicació
Editor
ACM
Condicions d'accés
Accés restringit per política de l'editorial
Llicència
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització de la persona titular dels drets
Publicacions relacionades
Datasets relacionats
Projecte CCD
Abstract
Current heterogeneous multicore architectures, including the Cell/B.E., GPUs, and future developments, like Larrabee, require enormous programming efforts to efficiently run current parallel applications, achieving high performance. In this paper, we want to present the results we obtain from the coding with the SARC Programming Model, of two benchmarks, matrix multiply and conjugate gradient (NAS CG), with respect memory bandwidth. We show some sample loops annotated and the experience that we got trying to have our system executing them efficienly. Results indicate that the programming model is able to achieve up to 85% of the peak memory bandwidth on the Cell/B.E. processor.
Descripció
Persones/entitats
Document relacionat
Versió de
Citació
Ferrer, R. [et al.]. Achieving high memory performance from heterogeneous architectures with the SARC programming model. A: Workshop on Memory Performance: dealing with Applications, Systems and Architecture. "Proceedings of the 10th MEDEA workshop on MEmory performance: DEaling with Applications, systems and architecture". Raleigh, North Carolina: ACM, 2009, p. 15-21.
Ajut
Forma part
Dipòsit legal
ISBN
978-1-60558-830-8



