• Analysis and simulation of data prefetching algorithms for last-level cache memory 

      Escuín Blasco, Carlos (Universitat Politècnica de Catalunya, 2018-06-25)
      Projecte Final de Màster Oficial
      Acceso abierto
      Realizado en/con:   České vysoké učení technické v Praze
      Analysis and simulation of data prefetching algorithms for last-level cache memory. Analysis and comparison of one of the latest data prefetching algorithms in terms of performance, network utilization and prefetching accuracy.
    • Diseño e implementación del soporte para FPGA en OmpSs-2 

      Cano Díaz, Ruben (Universitat Politècnica de Catalunya, 2018-06-03)
      Trabajo final de grado
      Acceso abierto
      Realizado en/con:   Barcelona Supercomputing Center
      En este trabajo nos centraremos en los cambios necesarios que hay que hacer al runtime Nanos6 para poder ejecutar tareas FPGA. Para ello, analizaremos cada una de las partes del runtime encargadas de la ejecución de tareas, ...
    • Implications of non-volatile memory as primary storage for database management systems 

      Ul Mustafa, Naveed; Armejach Sanosa, Adrià; Ozturk, Ozcan; Cristal Kestelman, Adrián; Unsal, Osman Sabri (IEEE, 2017-01-19)
      Texto en actas de congreso
      Acceso abierto
      Traditional Database Management System (DBMS) software relies on hard disks for storing relational data. Hard disks are cheap, persistent, and offer huge storage capacities. However, data retrieval latency for hard disks ...
    • Mejora de la plataforma de Rivalio 

      Sánchez Barri, Aitor (Universitat Politècnica de Catalunya, 2017-01-24)
      Trabajo final de grado
      Acceso abierto
      Avui en dia les aplicacions online formen part de la vida diària de la majoria de les persones, fins a tal punt que en el sector hi ha una gran competència entre múltiples empreses, ja que el mercat és molt ampli. També ...
    • PRISM: an intelligent adaptation of prefetch and SMT levels 

      Ortega Carrasco, Cristóbal (Universitat Politècnica de Catalunya, 2016-10-20)
      Projecte Final de Màster Oficial
      Acceso abierto
      Realizado en/con:   Barcelona Supercomputing Center
      Current microprocessors include hardware to optimize some specifics workloads. In general, these hardware knobs are set on a default configuration on the booting process of the machine. This default behavior cannot be ...
    • Runtime assisted cache memory optimizations 

      Dimic, Vladimir (Universitat Politècnica de Catalunya, 2015-07-09)
      Projecte Final de Màster Oficial
      Acceso restringido por acuerdo de confidencialidad
    • Structural properties of the counting hierarchies 

      Torán Romero, Jacobo (1988)
      Report de recerca
      Acceso abierto
      We study three different hierarchies related to the notion of counting: the polynomial time counting hierarchy, the hierarchy of counting functions, and the logarithmic time counting hierarchy. We investigate the connections ...
    • Transparent management of scratchpad memories in shared memory programming models 

      Álvarez Martí, Lluc (Universitat Politècnica de Catalunya, 2015-12-16)
      Tesis
      Acceso abierto
      Cache-coherent shared memory has traditionally been the favorite memory organization for chip multiprocessors thanks to its high programmability. In this organization the cache hierarchy is in charge of moving the data and ...