Now showing items 1-1 of 1

    • Desenvolupament d’una interfase sèrie de comunicacions per DSP 

      Caminal Villodres, Genís (Universitat Politècnica de Catalunya, 2015-08-08)
      Master thesis (pre-Bologna period)
      Open Access
      El present projecte final de carrera, tracta sobre la confecció i programació d’una plataforma amb un microcontrolador que es comunica via sèrie RS232 amb una DSP de control, o que realitza la funció d’inversor, connectada ...