• Acceleració d'una aplicació de detecció facial mitjançant FPGA 

    Mateu Sebastián, Marc (Universitat Politècnica de Catalunya, 2017)
    Trabajo final de grado
    Acceso abierto
    Actualment, les aplicacions que basen el seu funcionament en el processament d'imatges requereixen d'un gran nivell de còmput. Tot i que al llarg del temps s'han desenvolupat diversos algoritmes per intentar ...
  • Acelerador hardware para procesado vectorial de datos 

    Morillo Velázquez, Germán (Universitat Politècnica de Catalunya, 2016-07)
    Proyecto/Trabajo final de carrera
    Acceso restringido por decisión del autor
    En el procesado masivo de la información se emplean técnicas de paralelización y procesadores vectoriales para trabajar con grandes volúmenes de datos. La información se suele encontrar almacenada en memorias externas ...
  • A large-scale spiking neural networks emulation architecture 

    Pirrone, Vito (Universitat Politècnica de Catalunya, 2014-09-09)
    Projecte Final de Màster Oficial
    Acceso abierto
    The purpose of this work is to design a new version (called SNAVA+) of the architecture SNAVA, an SNN hardware emulator implemented on a XilinX Kintex-7 FPGA. SNAVA+ increases the capabilities of SNAVA in order to have a ...
  • AMC: Advanced Multi-accelerator Controller 

    Hussain, Tassadaq; Haider, Amna; Gursal, Shakaib A.; Ayguadé Parra, Eduard (2015-01)
    Artículo
    Acceso abierto
    The rapid advancement, use of diverse architectural features and introduction of High Level Synthesis (HLS) tools in FPGA technology have enhanced the capacity of data-level parallelism on a chip. A generic FPGA based HLS ...
  • Anàlisi de la interconnexió de dispositius lògics programables mitjançant Ethernet 

    Peshevski, Marko (Universitat Politècnica de Catalunya, 2017-02-09)
    Projecte Final de Màster Oficial
    Acceso restringido por decisión del autor
    En aquest treball s'estudia com fer funcionar Ethernet des d'una placa amb FPGA (de l'anglès Field Programmable Gate Array). Aquests són dispositius electrònics que permeten reprogramar la lògica que contenen dins per ...
  • Análisis de una aplicación de "Pattern Matching" en una FPGA 

    Trueba Calero, Ariadna (Universitat Politècnica de Catalunya, 2008-06-20)
    Proyecto/Trabajo final de carrera
    Acceso abierto
  • Analog Signal Adquisition and FFT Application for a Linux Embeded System Lab 

    Montes O'connor, Carlos Jesús (Universitat Politècnica de Catalunya, 2014-05)
    Proyecto/Trabajo final de carrera
    Acceso abierto
    [ANGLÈS] The project goal is to design a platform based on an existing HW/SW embeded Linux system containing a FPGA, within an academic environment. To accomplish that objective, a specific application for signal Adquisition ...
  • An LMS-based adaptive predistorter for cancelling nonlinear memory effects in RF power amplifiers 

    Montoro López, Gabriel; Gilabert Pinal, Pere Lluís; Bertran Albertí, Eduardo; Cesari Bohigas, Albert; García, José Antonio (2007-12)
    Comunicación de congreso
    Acceso abierto
    This paper presents the design of an adaptive Digital Predistorter (DPD) for Power Amplifier (PA) linearization whoseimplementation and real time adaptation can be fully performed in a Field Programmable Gate Array (FPGA). ...
  • An Optical Burst Switching Control Plane Architecture and its Implementation 

    Triay Marquès, Joan; Rubio, Jesús; Cervelló Pastor, Cristina (2006-09-18)
    Comunicación de congreso
    Acceso abierto
    This paper proposes a new design and implementation of a control plane for Optical Burst Switched networks. The design is based on the principles of generality, transparency, portability and efficiency. In this way, the ...
  • Aplicació de la lògica difusa a un algoritme LMS en un entorn FPGA 

    Pertegal Miranda, David (Universitat Politècnica de Catalunya, 2008-11-12)
    Proyecto/Trabajo final de carrera
    Acceso abierto
    Aquest treball fi de carrera presenta el disseny i desenvolupament d’un algoritme de lògica difusa que té per objectiu millorar l’adaptació d’un sistema de linealització basat en tècniques de predistorsió (PD) digital. Aquest ...
  • A template system for the efficient compilation of domain abstractions onto reconfigurable computers 

    Shafiq, Muhammad; Pericàs Gleim, Miquel; Ayguadé Parra, Eduard (2011)
    Texto en actas de congreso
    Acceso restringido por política de la editorial
    Past research has addressed the issue of using FPGAs as accelerators for HPC systems. However, writing low level code for an efficient, portable and scalable architecture altogether has been always a ...
  • AXIOM: a hardware-software platform for cyber physical systems 

    Mazumdar, Somnath; Ayguadé Parra, Eduard; Bettin, Nicola; Bueno Hedo, Javier; Ermini, Sara; Filgueras Izquierdo, Antonio; Jiménez González, Daniel; Álvarez Martínez, Carlos; Martorell Bofill, Xavier; Montefoschi, Francesco; Oro Garcia, David; Pnevmatikatos, Dionisis; Rizzo, Antonio; Theodoropoulos, Dimitris; Giorgi, Roberto (2016)
    Texto en actas de congreso
    Acceso restringido por política de la editorial
    Cyber-Physical Systems (CPSs) are widely necessary for many applications that require interactions with the humans and the physical environment. A CPS integrates a set of hardware-software components to distribute, execute ...
  • Beehive: an FPGA-based multiprocessor architecture 

    Arcas Abella, Oriol (Universitat Politècnica de Catalunya, 2009-09-23)
    Projecte Final de Màster Oficial
    Acceso abierto
    In recent years, to accomplish with the Moore's law hardware and software designers are tending progressively to focus their efforts on exploiting instruction-level parallelism. Software simulation has been essential for ...
  • Bioinspired onset detection using snava architecture 

    Sekar, Sanjana (Universitat Politècnica de Catalunya, 2014-06-06)
    Proyecto/Trabajo final de carrera
    Acceso abierto
    [ANGLÈS] The main objective of this project is to develop an application which is biologically inspired from one of the functionalities of the human ear and is implemented on a neuromorphic architecture called SNAVA. The ...
  • Bit error rate test for optical communication link using prbs generated by an fpga - hardware implementation 

    Varagur Karthikeyan, Sadhvi (Universitat Politècnica de Catalunya, 2014-06-06)
    Proyecto/Trabajo final de carrera
    Acceso abierto
    Realizado en/con:  SASTRA Deemed University
    The Objective involved realizing a PRBS-BERT to analyze the optical link performance. The configuration of the board for the application involved studying the daughter board, the interconnect (i.e. HSMC) and thereby ...
  • Bit error rate test for optical communication link using prbs generated by an fpga - system design 

    Vairavel, Sindhu (Universitat Politècnica de Catalunya, 2014-06-06)
    Proyecto/Trabajo final de carrera
    Acceso abierto
    Bit Error Rate Testing(BERT) was implemented using Cyclone III FPGA Starter Kit along with THDB_ADA board and interfaced with several kilometers long optical fiber, to study the link performance of the optical communication ...
  • Cabecera Radio Remota utilizando LimeSDR y ODROID - XU4 

    Cerezo Tobias, Jordi (Universitat Politècnica de Catalunya, 2018-02-02)
    Trabajo final de grado
    Acceso abierto
    The Software Defined Radio (SDR), unlike conventional radio systems implemented only by hardware, has had a great impact thanks to the great flexibility offered by the software. The objective of this work has been to develop ...
  • Co-diseño hardware-software de una unidad en coma flotante para microprocesador de 32 bits 

    Lumbiarres López, Rubén (Universitat Politècnica de Catalunya, 2008-06)
    Proyecto/Trabajo final de carrera
    Acceso abierto
    El uso de números en coma flotante es muy habitual en la programación software para la resolución de todo tipo de algoritmos. Dada la particular forma de codificar valores en este formato, definida en la norma IEEE 754, ...
  • Compilación C a VHDL de códigos de bucles con reuso de datos 

    Sánchez Fernández, Raúl (Universitat Politècnica de Catalunya, 2010-03-25)
    Proyecto/Trabajo final de carrera
    Acceso abierto
    Durante este proyecto se ha desarrollado un compilador fuente a fuente, de nombre CtoVHDL, capaz de traducir bucles de C a VHDL. Con esta traducción se crea un acelerador hardware capaz de ejecutar el bucle en una FPGA. ...
  • Comunicación y procesado de datos entre un ordenador y una FPGA 

    Padilla Segovia, Xavier (Universitat Politècnica de Catalunya, 2015-10-15)
    Projecte Final de Màster Oficial
    Acceso restringido por acuerdo de confidencialidad
    A digital system which makes the communication between a computer and the evaluation board DE2 from Altera. It also makes a data processing of a parametric hardware implemented inside the FPGA.