• Binary Redundancy Elimination 

    Fernández Gómez, Manuel (Universitat Politècnica de Catalunya, 2005-04-13)
    Tesi
    Accés obert
    Dos de las limitaciones de rendimiento más importantes en los procesadores de hoy en día provienen de las operaciones de memoria y de las dependencias de control. Para resolver estos problemas, las memorias cache y los ...
  • CkEditor Plugin per generar mapes d'imatges 

    Torras Castillo, Joan (Universitat Politècnica de Catalunya, 2017)
    Treball Final de Grau
    Accés obert
    En aquest projecte s’ha desenvolupat una eina per a la docència que permeti crear una activitat amb un format de pregunta-resposta amb correcció automàtica, especialment enfocada a preguntar de manera interactiva sobre ...
  • Desarrollo de un módulo de dictados en una plataforma web educativa 

    Castillo Malaver, Italo (Universitat Politècnica de Catalunya, 2018-01)
    Treball Final de Grau
    Accés restringit per acord de confidencialitat
    Realitzat a/amb:  Semidynamics Technology Services
  • Implementació d'un mòdul de comptadors hardware en el processador OpenRISC 1200 

    Batallé García, Albert (Universitat Politècnica de Catalunya, 2014-02-06)
    Treball Final de Grau
    Accés obert
    [CATALÀ] Després d'una selecció sobre diferents processadors existents, s'analitza i es genera documentació per al processador OR1200 basat en OpenRISC. Finament s'implementa un mòdul de comptadors hardware en el processador ...
  • Implementació FPGA d'un processador RISC-V 

    Sànchez Moreno, Joel (Universitat Politècnica de Catalunya, 2018-06-19)
    Treball Final de Grau
    Accés restringit per acord de confidencialitat
  • Implementación RTL/Verilog de un procesador de shader para una GPU 

    Pizarro Calvo, Iván (Universitat Politècnica de Catalunya, 2012-06-20)
    Projecte/Treball Final de Carrera
    Accés obert
    Implementación RTL/Verilog de un procesador de shader para una GPU. Forma parte del proyecto ATTILA.