Exploració per autor "Herrada Lillo, Enrique"Més informació

Ara es mostren els items 1-5 de 5

    • Analysis and simulation of multiplexed single-bus networks with and without buffering 

      Llaberia Griñó, José M.; Valero Cortés, Mateo; Herrada Lillo, Enrique; Labarta Mancho, Jesús José (Institute of Electrical and Electronics Engineers (IEEE), 1985)
      Text en actes de congrés
      Accés obert
      Performance issues of a single-bus interconnection network for multiprocessor systems, operating in a multiplexed way, are presented in this paper. Several models are developed and used to allow system performance evaluation. ...

    • ARQUITECTURA DE COMPUTADORS (Examen 1r quadrim.) 

      Herrada Lillo, Enrique (Universitat Politècnica de Catalunya, 2002-01-17)
      Examen
      Accés restringit a la comunitat UPC

    • Les micromàquines : l'alternativa per les PME 

      Herrada Lillo, Enrique; Medina Llinàs, Manuel; Gallego Fernández, Ma Isabel (Marcombo, 1981)
      Text en actes de congrés
      Accés obert
      Partint de l'evident interès que per a les petites i mitjanes empreses presenta actualment un projecte d'automatitzar la seva estructura de gestió, tractarem de presentar breument algunes consideracions generals que ajuden ...

    • Optimal distance networks of low degree for parallel computers 

      Beivide Palacio, Ramon; Herrada Lillo, Enrique; Balcázar Navarro, José Luis; Arruabarrena, Agustín (1989)
      Report de recerca
      Accés obert
      We introduce and study a family of interconnection schemes, the Midimew networks, based on circulant graphs of degree 4. A family of such circulants is determined and shown to be optimal with respect to two distance ...

    • Reducción de la degradación y el conflicto en las redes de interconexión para sistemas multiprocesadores 

      Llaberia Griñó, José M.; Labarta Mancho, Jesús José; Herrada Lillo, Enrique; Valero Cortés, Mateo (Asociación Española de Informática y Automática, 1985)
      Text en actes de congrés
      Accés obert
      Uno de los parámetros causante de una disminuación potencial de la eficiencia de un sistema multiprocesador es el tiempo de respuesta del subsistemas de memoria. En este trabajo se presentan diversas técnicas que mejoran ...