Exploració per altres contribucions "Cruz Díaz, Josep Llorenç"
Ara es mostren els items 1-13 de 13
-
Creación de una web de autoaprendizaje de OVAL
(Universitat Politècnica de Catalunya, 2007-07-04)
Projecte/Treball Final de Carrera
Accés obert -
Desarrollo de aplicaciones peer-to-peer para iPhone
(Universitat Politècnica de Catalunya, 2012-06-26)
Projecte/Treball Final de Carrera
Accés obertLa finalidad de este proyecto final de carrera es demostrar las nuevas capacidades de comunicación de los dispositivos móviles de última generación, el proyecto se basa en el iPhone. Este dispositivo abre las puertas al ... -
Disseny i implementació d'un processador RISC-V educatiu en una FPGA
(Universitat Politècnica de Catalunya, 2019-06)
Treball Final de Grau
Accés obertDesprés d'una breu familiarització amb l'arquitectura RISC-V, organització, codificació d'instruccions, tractament d'immediats, etc. El que pretén aquest document és il·lustrar sobre una possible implementació de caire ... -
Error recovery system for a RISC-V-like processor
(Universitat Politècnica de Catalunya, 2021-06-29)
Projecte Final de Màster Oficial
Accés obertThis project is the implementation of an error detection and recovery system on top of the Inkel Pentiun processor, a RISC-V-like processor developed in earlier stages of this Master. The error detection system will detect ... -
Estudi de rendiment de diversos processadors i compiladors
(Universitat Politècnica de Catalunya, 2015-07-02)
Treball Final de Grau
Accés restringit per acord de confidencialitat -
Gestión de quinielas a través de una interfaz web
(Universitat Politècnica de Catalunya, 2011-06-22)
Projecte/Treball Final de Carrera
Accés obertCastellano: El objetivo de este proyecto ha sido la creación de una aplicación web para la gestión de una peña de quinielas de fútbol. Esta aplicación web va a sustituir a una aplicación que lleva más de 10 años en explotación ... -
Hardware-Accelerated neural network
(Universitat Politècnica de Catalunya, 2016-04-21)
Projecte Final de Màster Oficial
Accés obertThis work presents a parametrizable design of a neural network on an FPGA, being trained previously in the CPU using backpropagation. We test different configurations and report delay, power and area. -
Implementació de la segmentació d'un processador SISP-I-3 en una FPGA
(Universitat Politècnica de Catalunya, 2013-06-20)
Treball Final de Grau
Accés obert[CATALÀ] Aquest projecte proposa segmentar el processador senzill implementat a l'assignatura PEC seguint les guies de l'assignatura AC2. Es segmentarà en 6 etapes i s'implementaran curtcircuits i un predictor estàtic de ... -
Implementació d’un entorn de simulació de hardware per a sistemes encastats basats en Stm32f103
(Universitat Politècnica de Catalunya, 2017-06-29)
Treball Final de Grau
Accés restringit per acord de confidencialitat -
Implementación de un procesador RISC-V en una FPGA
(Universitat Politècnica de Catalunya, 2020-06)
Treball Final de Grau
Accés obertEl marco del diseño hardware ha visto un gran crecimiento durante las últimas décadas, tanto en la cantidad de transistores utilizados para realizar diseños cada vez más complejos, como en la reducción del tamaño de éstos, ... -
Implementación de una red neuronal en una FPGA
(Universitat Politècnica de Catalunya, 2017)
Treball Final de Grau
Accés restringit per acord de confidencialitat -
Me, aplicació Android per a pacients d’esclerosi múltiple
(Universitat Politècnica de Catalunya, 2016-04-25)
Projecte/Treball Final de Carrera
Accés restringit per acord de confidencialitat -
Portabilidad de algoritmo de reconocimiento de voz a una FPGA
(Universitat Politècnica de Catalunya, 2016-06)
Treball Final de Grau
Accés restringit per acord de confidencialitat
