Now showing items 1-20 of 34

    • Adaptació de l'aprenentatge basat en problemes als cicles formatius de grau superior (CFGS) 

      Longobuco González, Carla (Universitat Politècnica de Catalunya, 2011-07-01)
      Master thesis
      Open Access
      Howard Barrows defineix l’Aprenentatge Basat en Problemes, d’ara endavant ABP, com "un mètode d'aprenentatge basat en el principi d'utilitzar problemes com a punt de partida per a l'adquisició i integració dels nous ...
    • Adaptive memory hierarchies for next generation tiled microarchitectures 

      Herrero Abellanas, Enric (Universitat Politècnica de Catalunya, 2011-07-05)
      Doctoral thesis
      Open Access
      Les últimes dècades el rendiment dels processadors i de les memòries ha millorat a diferent ritme, limitant el rendiment dels processadors i creant el conegut memory gap. Sol·lucionar aquesta diferència de rendiment és un ...
    • Analysis of SoftError Rates for future technologies 

      Riera Villanueva, Marc (Universitat Politècnica de Catalunya, 2015-07)
      Master thesis
      Open Access
      La fiabilitat s'ha convertit en un aspecte important del disseny de sistemes informàtics a causa de la miniaturització de la tecnologia. En aquest projecte s'analitza la fiabilitat de les tecnologies actuals i futures ...
    • Analyzing stability concerns in the presence of variations in Subthreshold SRAM 

      Rana, Manish (Universitat Politècnica de Catalunya, 2012-07-02)
      Master thesis
      Open Access
      In this work, we analyse the stability of the SRAM bitcells when operating in subthreshold supply voltages.We propose a new bit cell with higher stability than 6T Bitcell,that is able to discharge the bit lines in 41% less ...
    • Anàlisi, simulació i rendiment d'unitats funcionals de computació aproximada 

      Gonzalez Melarde, Arturo (Universitat Politècnica de Catalunya, 2020-10-29)
      Bachelor thesis
      Open Access
      Actualment, a moltes aplicacions informàtiques es poden fer servir valors aproximats dels càlculs generats per les unitats funcionals per tal d'aconseguir un resultat quasi idèntic pero amb un millor rendiment i que l'usuari ...
    • Aplicacions educatives del Go i la seva inserció als instituts de secundària 

      Valls Mancha, Hugo (Universitat Politècnica de Catalunya, 2011-07-01)
      Master thesis
      Open Access
      Amb el projecte d’aplicacions educatives del Go i la seva inserció als instituts de secundària, pretenem posar de manifest totes aquelles propietats que fan del Go un joc especialment útil per al desenvolupament ...
    • Cache memory design in the FinFET era 

      Jakšić, Zoran (Universitat Politècnica de Catalunya, 2015-07-23)
      Doctoral thesis
      Open Access
      The major problem in the future technology scaling is the variations in process parameters that are interpreted as imperfections in the development process. Moreover, devices are more sensitive to the environmental changes ...
    • Control de versions i actualització remota d'aplicacions via ftp 

      Jiménez Sánchez, Benito (Universitat Politècnica de Catalunya, 2013-01-22)
      Master thesis (pre-Bologna period)
      Open Access
      Aquest document és la memòria de la realització d’un projecte per actualitzar versions d’una aplicació via FTP. Per a la realització del projecte s’ha utilitzat el cicle de vida clàssic d’un projecte informàtic, de ...
    • Dataset for hardware Trojan detection 

      Mus León, Sergi (Universitat Politècnica de Catalunya, 2022-07-14)
      Master thesis
      Open Access
      Nowadays, cloud services rely extensively on the use of virtual machines to enforce security by isolation. However, hardware trojan attacks break this assumption. Within these attacks, cache side-channel attacks such as ...
    • Detecció d'errors i re-execució en unitats aritmètiques d'una CPU 

      Rufart Blasco, Eric (Universitat Politècnica de Catalunya, 2021-06-28)
      Bachelor thesis
      Open Access
      En aquest projecte, s'implementa un sistema de detecció d'errors i re-execució a les unitats aritmètiques d'una CPU. Aquest es desenvolupa sobre una unitat central de processament (CPU) de l'estàndard RISC-V. Per dur-ho a ...
    • Detection of hardware trojans and DFA attacks on cryptographic systems through residue checking 

      Lasheras Mas, Ana (Universitat Politècnica de Catalunya, 2019-07-04)
      Master thesis
      Open Access
      Residue checking technique can detect security attacks on cryptographic accelerators. This mechanism is tested using an RTL language on AES, RSA and SHA-1 algorithms. The implementation detects hardware Trojans modifying ...
    • Disseny d'un bloc aritmètic aproximat per a coma flotant 

      Estragués Muñoz, Jose Luis (Universitat Politècnica de Catalunya, 2021-01-26)
      Bachelor thesis
      Open Access
      La majoria de processadors actuals utilitzen l'estàndard IEEE-754 per a nombres de coma flotant. Aquest estàndard presenta diverses fonts d'imprecisió en les operacions aritmètiques. També apareixen cada dia aplicacions ...
    • Disseny i implementació d'un cluster de computació científica basat en rocks 

      Heredia Genestar, Jose Maria (Universitat Politècnica de Catalunya, 2011-06-17)
      Master thesis (pre-Bologna period)
      Open Access
      Català: L'Institut de Biologia Evolutiva, és un institut de recent creació el principal objectiu del qual és la recerca en genètica de poblacions i genètica comparativa computacional. Degut al gran creixement que ha viscut ...
    • Disseny i implementació d'un clúster computacional per estudis de diversitat genòmica 

      Fuentes Diaz, Juan Manuel (Universitat Politècnica de Catalunya, 2014-12)
      Master thesis (pre-Bologna period)
      Restricted access - confidentiality agreement
    • Disseny i Implementació d'una jerarquia de memòria en un processador MIPS 

      Riera Villanueva, Marc (Universitat Politècnica de Catalunya, 2013-06-18)
      Bachelor thesis
      Open Access
      [CATALÀ] Primer s'explicarà breument l'arquitectura d'un MIPS, la jerarquia de memòria i el funcionament de la cache. Posteriorment s'explicarà com s'ha dissenyat i implementat una jerarquia de memòria per a un MIPS ...
    • Error recovery system for a RISC-V-like processor 

      Aguilà Pérez, Adrià (Universitat Politècnica de Catalunya, 2021-06-29)
      Master thesis
      Open Access
      This project is the implementation of an error detection and recovery system on top of the Inkel Pentiun processor, a RISC-V-like processor developed in earlier stages of this Master. The error detection system will detect ...
    • Estudi comparatiu del comportament d'unitats funcionals davant la injecció d'errors 

      Portavella Boixader, Marc (Universitat Politècnica de Catalunya, 2015-10-28)
      Bachelor thesis
      Open Access
      Estudi de l'efecte que tenen els errors transitoris en el hardware dels processadors. S'ha simulat i estudiat la injecció d'errors en vuit implementacions diferents de sumadors, amb l'objectiu de comparar i analitzar quina ...
    • Hardware Error Injection, Analysis and Tolerance at Operating System Level 

      Bagdasar, Sergiy (Universitat Politècnica de Catalunya, 2018-06-25)
      Master thesis
      Open Access
      We present a software approach to hardware error injection in a running process on Linux. Then we analyze the existing hardware error reporting tools on Linux and the error tolerance techniques. We propose a new approach ...
    • Hardware-Accelerated neural network 

      Expósito Piñol, Luis (Universitat Politècnica de Catalunya, 2016-04-21)
      Master thesis
      Open Access
      This work presents a parametrizable design of a neural network on an FPGA, being trained previously in the CPU using backpropagation. We test different configurations and report delay, power and area.
    • Heterogeneous CPU/GPU Memory Hierarchy Analysis and Optimization 

      Quiroga Esparza, Josué Vladimir (Universitat Politècnica de Catalunya, 2015-07)
      Master thesis
      Open Access
      In this master thesis, we propose a scheduling reordering for heterogeneous processors based on a hysteresis detector to give some fairness and speedup to the memory request threads taking advantage of the bank level ...