Fully-Integrated CMOS LDO Regulator Based on an Embedded Current-Mode Capacitor Multiplier

A. Saberhari, *Member, IEEE*, H. Martínez, *Member, IEEE*, R. Fathipour and E. Alarcón, *Member, IEEE*

Abstract— This article presents a fully-integrated CMOS output-capacitorless low-dropout voltage regulator (LDO). A capacitor multiplier based on a current-mode amplifier is embedded into the error amplifier of the aforementioned LDO to simultaneously enhance the dynamic specifications to load variations, stability by pole splitting, and power saving. The proposed LDO topology is designed and post simulated using a $0.35\ \mu\text{m}$ CMOS process to deliver a load current between 0-100 mA. The dropout voltage of the LDO is set to 200 mV for 2-3.5 V input voltage. A final benchmark comparison considering all relevant performance metrics is presented.

Keywords— Current-Mode Amplifier, Embedded Capacitor Multiplier, Error Amplifier, Fast Transient, Low-Dropout Regulator, Output-Capacitorless.

I. INTRODUCCIÓN

LOS MODERNOS dispositivos electrónicos portátiles como teléfonos móviles y PDAs necesitan, irremediablemente, sistemas de gestión de energía eficientes para reducir la potencia en modo reposo (*standby*) e incrementar, como consecuencia, la vida de sus baterías. Sin embargo, generalmente, los consumos de baja potencia implican menor velocidad y reducción del ancho de banda del sistema electrónico en cuestión. Por lo tanto, la mejora de la velocidad y de la respuesta transitoria en diseños de baja potencia debería ser un aspecto clave en el diseño de este tipo de sistemas de bajo consumo. Los reguladores de baja tensión de *dropout* (LDO regulators) son una opción ideal y ampliamente utilizada en multitud de circuitos integrados para gestión de potencia. Además, dichos reguladores son utilizados como post-reguladores a la salida de convertidores conmutados de alto rendimiento, puesto que los primeros pueden asegurar un buen ancho de banda y una regulación fiable con bajo ruido y bajos rizados en las tensiones de alimentación finales para cargas de RF y analógicas sensibles al ruido [1].

La estructura típica de un regulador LDO se muestra en la Fig. 1. Ésta consiste en un amplificador de error que detecta el error entre la referencia y la tensión de salida, un transistor de paso (M_P), controlado por el amplificador de error, que regula el flujo de corriente hacia la carga, una red de realimentación (resistores R_{F1} y R_{F2}), y un condensador de salida (C_{out}).

Por requerimientos de estabilidad, la mayoría de reguladores LDO convencionales integrados en forma de chip utilizan condensadores externos (*off-chip*) de gran tamaño del orden de centenares de nF o, incluso, algún μF [1-6]. Ahora bien, como condensadores de elevado valor no pueden ser integrados en forma de chip (*on-chip*), la obtención de reguladores LDOs sin necesidad de condensador de salida es primordial para aplicaciones SoC. Sin embargo, el simple hecho de eliminar el condensador de salida para obtener implementaciones completamente integrada *on-chip* lleva consigo algunos retos importantes, como es la degradación de las prestaciones dinámicas del LDO frente a transitorios de carga rápidos.

Figura. 1. Estructura típica de un regulador LDO.

Trabajos previos han presentado diferentes soluciones al respecto. En [7], por ejemplo, un regulador LDO de respuesta transitoria rápida con un condensador de salida *on-chip* de 600 pF ha sido presentado. Sin embargo, la implementación de este valor de capacidad requiere una considerable área de silicio en el *chip*. Además, el circuito consume una importante corriente de reposo (*quiescent*), del orden de 6 mA y, por tanto, no es apropiado para diseños de bajo consumo. Para conseguir una adecuada respuesta transitoria, en [8] se utiliza un multiplicador de capacidad como etapa separada entre la salida del LDO y la puerta del transistor de paso, proporcionando así un camino rápido y, consecuentemente, mejorar las prestaciones dinámicas del regulador LDO. Sin embargo, esta etapa multiplicadora de capacidad añade un consumo de potencia adicional al circuito sin beneficios importantes sobre el lazo de realimentación principal. En [9] la técnica conocida como compensación *nested-Miller* es utilizada, con condensadores del orden de 50 pF. Esto proporciona un buen margen de fase y acota el sobreimpulso en la respuesta transitoria. Sin embargo, como ya se ha mencionado anteriormente, estos valores de condensador ocupan elevadas áreas de silicio en el *chip*. Además, la tensión de salida varía de forma significativa cuando la corriente de carga se modifica. Los LDOs basados en la técnica *flipped voltage follower* (FVF) fueron introducidos en [10-12], puesto que pueden operar a tensiones muy reducidas, permitiendo, a su vez, una elevada capacidad de

A. Saberhari, Microelectronics Research Lab., Department of Electrical Engineering, University of Guilan, Rasht, Iran, a_saberhari@guilan.ac.ir

H. Martínez, Department of Electronics Engineering, Technical University of Catalonia, Barcelona, Spain, herminio.martinez@upc.edu

R. Fathipour, Microelectronics Research Lab., Department of Electrical Engineering, University of Guilan, Rasht, Iran, a_saberhari@guilan.ac.ir

E. Alarcón, Department of Electronics Engineering, Technical University of Catalonia, Barcelona, Spain, eduard.alarcon@upc.edu

corriente de carga y proveyendo baja impedancia de salida. Sin embargo, estos reguladores adolecen de deficientes regulaciones de línea y de carga, y requieren la necesidad de tener una corriente de carga mínima que asegure la estabilidad del circuito.

El presente artículo presenta un regulador LDO sin condensador de salida en el que se incluye, en el propio amplificador de error, un multiplicador de capacidad basado en un amplificador en modo corriente. La inclusión en el citado amplificador de error proporciona un ahorro de potencia y, simultáneamente, mejora las prestaciones dinámicas del regulador en cuanto a transitorios de carga. La Sección 2 describe la red de separación de polos que mejora la velocidad y enriquece las prestaciones dinámicas del LDO. El LDO propuesto basado en el multiplicador en modo corriente incluido en el diseño se introduce en la Sección 3. Finalmente, la caracterización del circuito y las principales conclusiones del artículo son expuestas, respectivamente, en las Secciones 4 y 5.

II. RED PARA LA MEJORA DE LA VELOCIDAD Y SEPARACIÓN DE POLOS

El hecho de utilizar un condensador externo de gran valor en la salida de un regulador LDO, proporciona un cero en el semiplano izquierdo (*LHP zero*) en la función de transferencia en lazo abierto del sistema, que es debido a la resistencia electrostática (ESR) no despreciable de dicho condensador. Dicho cero acarrea una mejora en la estabilidad del circuito [13], y, además, reduce los rizados (*ripples*) de salida, ΔV_{out} , debidos a los transitorios de carga y de línea. Cuando la corriente de carga cambia rápidamente de 0 a I_{max} , debido a la limitación de ancho de banda, la corriente a través del transistor de paso estará inicialmente fijada y, por tanto, la caída de la tensión de salida está dada por [8]:

$$\Delta V_{out} \cong \frac{I_{max} \Delta t}{C_{out}}, \quad (1)$$

donde Δt es el intervalo de tiempo que el lazo tarda en reaccionar. Como se observa, ΔV_{out} es inversamente proporcional a C_{out} y, como consecuencia, al decrecer el valor del condensador de salida, dicho rizado se incrementa. Además, las respectivas posiciones de los polos en la puerta del transistor de paso M_P (polo P_1), y en el nodo de salida del LDO (P_2) están dados, respectivamente, por:

$$P_1 \approx \frac{-1}{R_{o,EA} C_g} \quad \text{y} \quad P_2 \approx \frac{-1}{R_{out} C_{out}}, \quad (2)$$

donde $R_{o,EA}$ es la resistencia de salida del amplificador de error, C_g es la capacidad total en la puerta del transistor M_P , que consiste en la capacidad formada por efecto Miller debida a la capacidad puerta-drenador de M_P multiplicada por el factor $g_{mp} R_{out}$, siendo $R_{out} = r_{op} || (R_{F1} + R_{F2}) \approx r_{op}$ la resistencia de salida equivalente del LDO, donde g_{mp} y r_{op} son las transconductancia y resistencia de salida del transistor M_P , respectivamente. Las respectivas posiciones de estos dos polos dependen de la carga y esta dependencia es especialmente más significativa en el polo de salida P_2 . Como consecuencia, la distancia entre estos dos polos decrece especialmente para pequeñas corrientes de

salida, haciendo que el circuito tienda a la inestabilidad. Por lo tanto, para conseguir reguladores LDO dedicados a aplicaciones SoC, sin condensadores de salida externos, se necesita un camino rápido en un LDO completamente integrado para disminuir el tiempo de reacción y, consecuentemente, salvar la limitación de velocidad del lazo de realimentación, asegurando, a su vez, los requerimientos de estabilidad. Una manera simple de llevar a cabo dicho camino que incremente la velocidad, es utilizar un condensador de realimentación entre el nodo de salida y la puerta del transistor de paso M_P . Si una desviación instantánea se produce en la salida del LDO, dicho condensador actuará como una red diferencial y podrá proporcionar o absorber una corriente considerable a la capacidad de puerta de M_P [8]. De acuerdo al efecto Miller, este condensador puede proporcionar una distancia suficientemente elevada entre los polos del sistema antes mencionado. Sin embargo, esta red también crea un camino directo (*feedforward*) a la salida y, como consecuencia, reduce el margen de fase del circuito al reducirse el valor de la frecuencia del cero en el semiplano derecho (*RHP zero*), especialmente para bajos valores de la transconductancia g_{mp} del transistor M_P . Para evitar este problema, puede utilizarse el condensador pero con un *buffer* de corriente desde la salida al nodo de la puerta de M_P . En este caso, aparece un cero en el semiplano izquierdo, en lugar de en el semiplano derecho, debido al camino unidireccional desde el nodo de salida a la puerta de M_P , que ayuda, de forma importante, a mejorar el margen de fase del regulador.

Una forma simple de llevar a cabo el *buffer* de corriente y el amplificador de error es utilizar un amplificador cascodo, tal y como se muestra en la Fig. 2, donde el transistor M_4 está en una configuración de puerta común y actúa como *buffer* de corriente. El modelo en pequeña señal del circuito se representa a su vez en la Fig. 3, donde R_1 , R_o , y R_b son, respectivamente, la resistencia de salida del amplificador de error, la resistencia equivalente del nodo de salida y resistencia de entrada del *buffer* de corriente. Además, g_{mb} es la transconductancia del transistor M_4 que, como ya hemos dicho, actúa de *buffer* de corriente. C_1 es la capacidad total en la puerta de M_P , y C_b es el condensador de compensación. Como se aprecia, existen dos lazos de realimentación: el primero o “principal” a través del amplificador de error g_{m1} , y, el segundo, a través del *buffer* de corriente g_{mb} . Así, la función de transferencia en lazo abierto del circuito viene dada por:

$$H(s) = \frac{-A_0 \left(1 + s \frac{C_b}{g_{mb}} \right)}{\left(1 + s C_b g_{mp} R_1 R_o \right) \left(1 + s \frac{C_1 C_{out}}{C_b g_{mp}} + s^2 \frac{C_1 C_{out}}{g_{mp} g_{mb}} \right)} \quad (3)$$

Figura 2. El regulador LDO con el *buffer* de corriente incluido en el amplificador de error.

Figura 3. Modelo en pequeña señal del regulador LDO con el *buffer* de corriente incluido en el amplificador de error.

Como puede verse, la respuesta en lazo abierto del circuito tiene un cero LHP, un polo dominante, y un par de polos complejo-conjugados. La frecuencia natural, ω_n , y el factor de amortiguamiento, ζ , de dichos polos complejos vienen dados, respectivamente por:

$$\omega_n = \sqrt{\frac{g_{mp}g_{mb}}{C_1C_{out}}} \quad \text{y} \quad \zeta = \frac{1}{2C_b} \sqrt{\frac{C_1C_{out}g_{mb}}{g_{mp}}} \quad (4)$$

Modificando la corriente de carga desde 0 a I_{max} , la transconductancia g_{mp} se incrementa y, por lo tanto, los polos complejo-conjugados se desplazan progresivamente a frecuencias mayores. Como consecuencia, el margen de fase se ve incrementado. La Fig. 4 representa la respuesta frecuencial en lazo abierto del regulador LDO para $g_{m1}=180 \mu S$, $g_{m4}=205 \mu S$, $C_b=10 pF$, $R_{F1}=312 k\Omega$, $R_{F2}=248 k\Omega$, y $C_{out}=100 pF$. Como es obvio, se consigue una separación de polos para los diferentes valores considerados de la corriente de carga. La respuesta transitoria de la carga para un escalón de corriente de 0 a 100 mA con un tiempo de subida de sólo 1 μs y diferentes valores de C_b se muestran en la Fig. 5. Como se aprecia, incrementando el valor de C_b , se incrementa también la

capacidad efectiva entre el nodo de salida y la puerta de M_P . Ello provoca una mejora en las variaciones de la tensión de salida. Sin embargo, como contrapunto, esto también implica un incremento del área de silicio del *chip*.

Figura 4. Respuesta en AC y en lazo abierto del regulador LDO con el *buffer* de corriente incluido.

Figura 5. Respuesta transitoria de la tensión de salida del LDO con el *buffer* de corriente incluido para diferentes capacidades C_b : (a) $C_b=1 pF$, (b) $C_b=10 pF$, y (c) $C_b=100 pF$.

Una forma efectiva de incrementar el valor del condensador, sin disparar el área necesaria de silicio, es utilizar un multiplicador de capacidad [2, 8]. La Fig. 6 muestra la realización a nivel de circuito de un multiplicador de capacidad basado en amplificador de error [14]. El resistor R_b de realimentación paralela-paralela (*shunt-shunt*) reduce la impedancia de entrada “vista” por el condensador C_b . La corriente a través de dicho condensador es sensada y convertida en la tensión V_{b1} y, entonces, reconvertida nuevamente a corriente a través de la etapa de transconductancia g_{mb2} (implementada por el transistor M_2). El factor de amplificación para la capacidad C_b es, aproximadamente, igual al producto $g_{mb1}R_b$, donde g_{mb1} es la transconductancia del transistor M_1 . Asumiendo que C_1 es la capacidad parásita en el nodo de drenador de M_1 , la función de transferencia desde la entrada V_i al nodo V_{b1} es igual a:

$$\frac{V_{b1}}{V_i} = \frac{-s(g_{mb1}R_b - 1)C_b}{g_{mb1} \left(1 + s \frac{C_b}{g_{mb1}} + s^2 \frac{C_b R_b C_1}{g_{mb1}} \right)} \quad (5)$$

dominante, y el cero LHP del circuito debidos a la red rápida creada por C_b y R_b están definidos, respectivamente, por:

$$\begin{aligned}\omega_T &\approx \frac{g_{m1}R_{F2}}{[(g_{mb}R_b - 1)C_b][R_{F2} + R_{F1}]}, \\ \omega_{p2} &\approx \frac{g_{mp}(g_{mb}R_b - 1)C_b}{C_1C_{out}} \text{ y} \\ \omega_{z1} &= \frac{2g_{mb}}{[(g_{mb}R_b + 1)C_b]}\end{aligned}\quad (9)$$

La simulación de la respuesta en frecuencia en lazo abierto del regulador LDO propuesto, para diferentes valores de la corriente de salida, y considerando $R_b=100\text{ k}\Omega$, $R_{F1}=160\text{ k}\Omega$, $R_{F2}=200\text{ k}\Omega$, $C_b=2\text{ pF}$, $C_F=1\text{ pF}$, y $C_{out}=100\text{ pF}$, se muestran en la Fig. 9. Como es obvio, cuando la corriente de carga se incrementa de 0 a I_{max} , el polo dominante y el cero LHP permanecen, aproximadamente, fijos, pero el polo no dominante se desplaza a frecuencias mayores y, como consecuencia, el margen de fase mejora. Los valores de margen de fase del LDO diseñado para valores de corriente de salida de 0 mA, 1 mA, y 100 mA son 40°, 87°, y 89°, respectivamente.

De acuerdo con la Eq. (7), otro cero LHP y un par de polos complejo-conjugados, todos ellos debidos a los componentes parásitos del multiplicador de capacidad, son creados a frecuencias mayores que la frecuencia ω_T . Aunque el cero LHP mejora el margen de fase del sistema, conviene destacar que podría reducir el margen de ganancia del lazo si se sitúa cercano a ω_T . Este aspecto, juntamente con los polos complejo-conjugados del sistema, que muestran un pico en la curva de magnitud y una rápida transición en la curva de desfase, puede degradar la estabilidad del sistema [8]. Para evitar este problema, el condensador C_F se ha añadido con el objetivo de cancelar el efecto pernicioso del cero creando un polo a frecuencias mayores de ω_T .

Fig. 9. Respuesta frecuencial en lazo abierto del regulador LDO propuesto.

IV. CARACTERIZACIÓN DEL CIRCUITO

El regulador LDO propuesto ha sido diseñado y se ha realizado su *layout*, tal y como muestra la Fig. 10. Las métricas en cuanto a sus prestaciones corresponden a simulaciones *post-layout* en HSPICE® para una tecnología CMOS de 0,35 μm . El

área útil requerida para la implementación del *chip* es de $506 \times 359\text{ }\mu\text{m}^2$, de la que el 77% es ocupado por el condensador de salida de 100 pF. El LDO se ha diseñado para generar una tensión de salida $V_{out}=1,8\text{ V}$ para una tensión de entrada V_{in} comprendida entre 2 y 3,5 V, con una tensión de referencia $V_{ref}=1\text{ V}$, y una corriente de polarización $I_B=1\text{ }\mu\text{A}$. Mediante este diseño es posible entregar una corriente entre 0 mA y 100 mA con un consumo de corriente del circuito en reposo de sólo 22 μA . La relación de aspecto del transistor de paso es de $W/L=17\text{mm}/0,35\text{ }\mu\text{m}$. Dicho transistor cae en su región óhmica para elevados valores de la corriente de salida y, por tanto, para tener suficiente ganancia de lazo para dichas corrientes de salida elevadas, la longitud de los transistores M_5 a M_8 es varias veces mayor que la longitud mínima que permite la tecnología. Las diferentes relaciones de aspecto de los transistores del diseño llevado a cabo se muestran en la Tabla I. Por otro lado, algunas especificaciones de diseño se muestran en la Tabla II.

Figura 10. *Layout* del regulador LDO propuesto.

TABLA I. RELACIÓN DE ASPECTO DE LOS TRANSISTORES DEL REGULADOR LDO PROPUESTO.

Transistores	W (μm)	L (μm)
M_1, M_2	4	1
M_3, M_4	1	2.8
M_5, M_7	10	2.8
M_6, M_8	9	1.5
M_P	17000	0.35

TABLA II. ESPECIFICACIONES DE DISEÑO DEL REGULADOR LDO PROPUESTO.

Ganancia de lazo	45 – 68 dB
Regulación de Carga	49 $\mu\text{V}/\text{mA}$
Regulación de Línea	7 mV/V
PSR @ 1 mA	-43 dB @ 10 kHz

Las regulaciones de carga y de línea se muestran en las Fig. 11 y 12, respectivamente. El LDO diseñado permite obtener regulaciones de carga y de línea de 49 $\mu\text{V}/\text{mA}$ y 7 mV/V , respectivamente. Por su parte, la Fig. 13 muestra la respuesta transitoria de la tensión de salida del regulador LDO propuesto para diferentes variaciones en la corriente de carga del circuito. Puede observarse que el LDO es estable en todos los casos, y la variación de la tensión de salida, ΔV_{out} , es siempre inferior a los 200 mV. La respuesta transitoria de línea del LDO para una corriente máxima en la carga es mostrada en la Fig. 14, donde

los cambios de la tensión de línea entre 2 y 3 V causan variaciones en la tensión de salida ΔV_{out} de solamente 100 mV.

Figura 11. Regulación de carga del regulador LDO propuesto para diferentes valores de la tensión de entrada.

Figura 12. Regulación de línea del regulador LDO propuesto para diferentes valores de la corriente de carga.

Para tener una comparación coherente y poner de manifiesto las ventajas en cuanto a ahorro de potencia de la red de alta velocidad incluida en el regulador LDO propuesto, los LDOs reportados en [8] y [10] han sido también simulados en HSPICE® (juntamente con el propuesto en el presente trabajo) con los parámetros mencionados en los correspondientes artículos. La Fig. 15 muestra la eficiencia de corriente (CE) de los tres reguladores LDO considerados en función de la corriente de carga entre 0 mA y I_{max} . En los trabajos [8] y [10], los valores de I_{max} y C_{out} son (50 mA – 100 pF) y (50 mA – 20 pF), respectivamente, y para el LDO propuesto en el presente trabajo son (100 mA – 100 pF). Como puede verse, el regulador LDO propuesto posee una eficiencia mayor, especialmente para bajas corrientes de carga, que es debida en buena manera al ahorro energético del circuito gracias al multiplicador de capacidad en modo corriente incluido en el circuito.

Figura 13. Respuesta transitoria de la tensión de salida del regulador LDO propuesto para diferentes variaciones de la corriente de carga.

Figura 14. Respuesta transitoria de la tensión de salida del regulador LDO propuesto ante variaciones de la tensión de línea con valor máximo en la corriente de carga.

La Tabla III proporciona un resumen comparativo detallado de las prestaciones de las tres propuestas. Para los reguladores LDO reportados en [8] y [10], se incluyen los resultados tanto experimentales como de simulación (corroborados en el presente trabajo). Para la comparativa se escoge una figura de mérito, FOM , utilizada en [7] (dada por la expresión $FOM = \Delta V_{out} C_{out} I_Q / I_{out,max}^2$), que permite comparar la respuesta transitoria de los diferentes LDOs. Un valor menor de FOM implica una mejor respuesta transitoria conseguida por el LDO en cuestión. Como se aprecia en dicha Tabla III, el parámetro

FOM de la propuesta del presente artículo es inferior que las mostradas en las otras dos propuestas, cosa que indica la capacidad de ahorro energético del multiplicador de capacidad incluido en el *chip* manteniendo, al mismo tiempo, unas prestaciones dinámicas aceptables ante variaciones de carga.

Figura 15. Curvas de eficiencia de corriente (*current efficiency*, CE) en función de la corriente de carga: (a) para el regulador LDO propuesto en el presente trabajo, (b) para el LDO presentado en [8], y, (c) para el regulador LDO presentado en [10].

TABLA III. COMPARACIÓN DE PRESTACIONES PARA LOS REGULADORES LDO CONSIDERADOS EN EL PRESENTE TRABAJO.

Parámetro	[8] Exp.	[8] Sim.	[10] Exp.	[10] Sim.	LDO Propuesto
Tecnología (μm)	0.35	0.35	0.35	0.35	0.35
V_{in} (V)	3	3	1.2	1.2	2
V_{out} (V)	2.8	2.8	1	1	1.8
I_{out} (mA)	0-50	0-50	0-50	0-50	0-100
Corriente de reposo (μA)	65	66	95	95	22
C_{out} (pF)	100	100	>20	20	100
T_{settle} (μs)	15	4	0.3	1.4	8.5
ΔV_{out} (mV)	90	110	180	200	200
CE (%) en condiciones de carga máxima	99.87	99.86	99.81	99.81	99.97
FOM (fs)	234	290	136	152	44

V. CONCLUSIONES

El presente artículo ha presentado un regulador LDO CMOS completamente integrado, y sin condensador de salida *off-chip*, basado en un multiplicador de capacidad en modo corriente incluido en el lazo de realimentación. Se ha mostrado que, incluyendo dicho multiplicador dentro del propio amplificador de error del LDO, no solamente podemos incrementar las prestaciones dinámicas del circuito ante variaciones de carga, garantizando, al mismo tiempo, la estabilidad del sistema, sino que también podemos reducir la potencia consumida por el circuito. El LDO propuesto ha sido diseñado y se han llevado a cabo simulaciones *post-layout* en HSPICE® para un proceso CMOS de 0,35 μm , con el fin de obtener una tensión de salida

de 1,8 V. La variación máxima de la tensión de salida es igual a 200 mV para valores de la corriente de carga que oscilan entre 0 mA y 100 mA. Los resultados de comparación basados en el parámetro *FOM* ponen de manifiesto las prestaciones del regulador LDO propuesto.

AGRADECIMIENTOS

Este trabajo ha sido parcialmente financiado por el Gobierno Español, a través del Ministerio de Ciencia e Innovación, gracias al proyecto TEC2010-15765 (subprograma MIC), y del Ministerio de Economía y Competitividad, gracias al proyecto DPI2013-47799-C2-2-R.

REFERENCIAS

- [1] A. Saberhari, Herminio Martinez, and E. Alarcon, "Fast Transient Response CFA-Based LDO Regulator," in *Proc. IEEE Int. Symp. Circuits Syst. (ISCAS'12)*, May 2012, pp. 3150-3153.
- [2] C. K. Chava and J. Silva-Martinez, "A Frequency Compensation Scheme for LDO Voltage Regulators," *IEEE Trans. Circuits Syst. I*, vol. 51, no. 6, pp. 1041-1050, Jun. 2004.
- [3] M. Al-Shyoukh, H. Lee, and R. Perez, "A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator with Buffer Impedance Attenuation," *IEEE J. Solid-State Circuits*, vol. 42, no. 8, pp. 1732-1742, Aug. 2007.
- [4] Y. Hei and W. H. Ki, "A 0.9V 0.35 μm Adaptively Biased CMOS LDO Regulator with Fast Transient Response," in *Proc. IEEE Int. Solid-State Circuits Conf. (ISSCC'08), Dig. Tech. Papers*, Feb. 2008, pp. 442-443.
- [5] K. N. Leung and Y. S. Ng, "A CMOS Low-Dropout Regulator with a Momentarily Current-Boosting Voltage Buffer," *IEEE Trans. Circuits Syst. I*, vol. 57, no. 9, pp. 2312-2319, Sept. 2010.
- [6] M. Ho, K. N. Leung, and K. L. Mak, "A Low-Power Fast-Transient 90-nm Low-Dropout Regulator with Multiple Small-Gain Stages," *IEEE J. Solid-State Circuits*, vol. 45, no. 11, pp. 2466-2476, Nov. 2010.
- [7] P. Hazucha, T. Karnik, B. Bloechel, C. Parsons, D. Finan, and S. Borkar, "Area-Efficient Linear Regulator with Ultra-Fast Load Regulation," *IEEE J. Solid-State Circuits*, vol. 40, no. 4, pp. 933-940, Apr. 2005.
- [8] R. J. Milliken, J. Silva-Martinez, and E. Sanchez-Sinencio, "Full On-Chip CMOS Low-Dropout Voltage Regulator," *IEEE Trans. Circuits Syst. I*, vol. 54, no. 9, pp. 1879-1890, Sept. 2007.
- [9] W. J. Huang and S. I. Liu, "Capacitor-Free Low Dropout Regulators Using Nested Miller Compensation with Active Resistor and 1-bit Programmable Capacitor Array," *IET Circuits Devices Syst.*, vol. 2, no. 3, pp. 306-316, 2008.
- [10] T. Y. Man, K. L. Leung, C. Y. Leung, P. K. T. Mok, and M. Chan, "Development of Single-Transistor-Control LDO Based on Flipped Voltage Follower for SoC," *IEEE Trans. Circuits Syst. I*, vol. 55, no. 5, pp. 1392-1401, Jun. 2008.
- [11] P. Y. Or and K. N. Leung, "An Output-Capacitorless Low-Dropout Regulator with Direct Voltage-Spike Detection," *IEEE J. Solid-State Circuits*, vol. 45, no. 2, pp. 458-466, Feb. 2010.
- [12] J. Guo and K. N. Leung, "A 6- μW Chip-Area-Efficient Output-Capacitorless LDO in 90-nm CMOS Technology," *IEEE J. Solid-State Circuits*, vol. 45, no. 9, pp. 1896-1905, Sept. 2010.
- [13] J. Falin, "ESR, Stability, and the LDO Regulator," *Application Report, Texas Instruments Inc.*, Literature Number: SLVA115, May 2002.
- [14] Z. Yan, L. Shen, Y. Zhao, and S. Yue, "A Low-Voltage CMOS Low-Dropout Regulator with Novel Capacitor-Multiplier Frequency Compensation," in *Proc. IEEE Int. Symp. Circuits Syst. (ISCAS'08)*, May 2008, pp. 2685-2688.
- [15] A. Garimella, M. W. Rashid, and P. M. Furth, "Reverse Nested Miller Compensation Using Current Buffers in a Three-Stage LDO," *IEEE Trans. Circuits Syst. II*, vol. 57, no. 4, pp. 250-254, Apr. 2010.
- [16] Z. Yan, "Two-Stage Large Capacitive Load Amplifier with Embedded Capacitor-Multiplier Compensation," in *Proc. IEEE Int. Symp. Circuits Syst. (ISCAS'09)*, May 2009, pp. 2481-2484.

Alireza Saberkeri (S'09-M'11) received the B.Sc. degree in Electrical Engineering from Iran University of Science and Technology (IUST), Tehran / University of Guilan, Rasht, Iran, in 2002 and the M.Sc. and Ph.D. degrees both in Electrical Engineering from Iran University of Science and Technology (IUST), Tehran, Iran, in 2004 and 2010, respectively (all with honors). Since 2010, he has been with the Department of Electrical Engineering at University of Guilan as an Assistant Professor. During the period 2008-2009, he joined the group of Energy Processing Integrated Circuits (EPIC), Department of Electronics Engineering, Technical University of Catalunya (UPC), Barcelona, Spain, as a Visiting Scholar and worked on "CMOS Linear Low-Dropout Regulators for Wideband-Tracking Linear-Assisted Scheme" & "RF Transmitter Architectures Considering Wideband Adaptive Supply of RF PA". He has authored or co-authored more than 50 international scientific publications including journals and conference proceedings. He was the technical program committee (TPC) member of the IEEE Latin American Symposium on Circuits and Systems (LASCAS'13, LASCAS'14, and LASCAS'15) and IEEE International Conference on Emerging Technologies and Factory Automation (ETFA'14), and also the organizing committee member of the IEEE International Conference on Pattern Recognition and Image Analysis (IPRIA'15). He has served as a reviewer for the IEEE Transactions on Electron Devices, Electronics Letters, Analog Integrated Circuits and Signal Processing, Wiley International Journal of Circuit Theory and Applications, International Journal of Electronics, Elsevier Microelectronics Journal, Elsevier integration, the VLSI Journal, Journal of Circuits, Systems, and Computers, Electronics and Electrical Engineering, International Journal for the Computation and Mathematics in Electrical and Electronic Engineering, Journal of Low Power Electronics, International Journal of Signal and Data Processing, Iranian Journal of Electrical and Computer Engineering, and also ISCAS, MWSCAS, ICECS, LASCAS, ECCTD, ETFA, and ISWTA conferences. His fields of interest include the areas of Analog, RF, and Mixed-Signal Microelectronics with particular interest in On-Chip Power Management Circuits, Analog Circuits for Energy Harvesting Applications and Biomedical Implants, Linear and Low-Dropout Regulators, Current-Mode Circuit Design, CMOS LNAs and Mixers, RF Power Amplifiers, and Low-Power and Low-Voltage Integrated Circuits. Dr. Saberkeri is a member of IEEE Solid-State Circuits and Circuits and Systems societies.

Herminio Martínez-García Herminio received the B.Eng. degree (National Award) in Electrical Engineering, the M.S. degree (National Award) in Electronics Engineering and the Ph.D. degrees in Electronics Engineering (all three with honors) from the Technical University of Catalonia (UPC, BarcelonaTech) in Barcelona, Spain, in 1994, 1998 and 2003, respectively. During the period 1995-1998, Dr. Martínez-García was a half-time Assistant Professor at the Department of Electronics of the College of Industrial Engineering of Barcelona (EUETIB-CEIB), where he became a full-time Assistant Professor at the same Department in September 1998. In September 2000 he joined the Department of Electronics Engineering of the UPC-BarcelonaTech, where he became an Associate Professor in 2006 and researcher with the Energy Processing and Integrated Circuits (EPIC) Group of the UPC. From October 2008 to March 2009, he was a Visiting Professor at the Analog & Mixed Signal Center (AMSC) of the Department of Electrical and Computer Engineering of the Texas A&M University (TAMU) at College Station, Texas (USA). Professor Martínez-García currently teaches analog circuits design, communication systems, and data acquisition and control systems. His research focuses on the area of DC-DC power converters and their control, and analog circuit design with emphasis in analog microelectronics and particular interest in continuous-time filters and automating tuning design, analog and energy processing circuits for energy harvesting. He has participated in five Spanish national research projects. He has authored or co-authored about sixty scientific papers in journals and conference proceedings and 15 books and book chapters. Dr. Martínez is a member of the IEEE Solid-State Circuits, Power Electronics, and Education Societies. He has been organizing committee member and technical program committee (TPC) member of different IEEE Conferences such as ETFA 2014 and COMPENG 2014. In addition, he has served as a reviewer for different Journals, Transactions, and Conferences such as Electronics Letters, Analog Integrated Circuits and Signal Processing, Elsevier Integration, the VLSI Journal, and also ISCAS, MWSCAS, ICECS, LASCAS, ECCTD, ETFA, etc.

Rasoul Fathipour received the B.Sc. degree in Electrical Engineering from Urmia University, Urmia, Iran in 2010 and the M.Sc. degree in Electrical Engineering from the University of Guilan, Rasht, Iran, in 2012. His fields of interest include the areas of Analog and Mixed-Signal Microelectronics.

Eduard Alarcón-Cot received the M.Sc. (national award) and Ph.D. degrees in Electrical Engineering from the Technical University of Catalunya (UPC, BarcelonaTech), Spain, in 1995 and 2000, respectively. Since 1995 he has been with the Department of Electronic Engineering at UPC, where he became Associate Professor in 2000 and is also now co-director of the N3cat center. From August 2003 to January 2004, July-August 2006 and July-August 2010 he was a Visiting Professor at the CoPEC center, University of Colorado at Boulder, US, and during January-June 2011 he was Visiting Professor at the School of ICT/Integrated Devices and Circuits, Royal Institute of Technology (KTH), Stockholm, Sweden. He has co-authored more than 150 international scientific publications, 3 books, 4 book chapters and 4 patents, and has been involved in different National, European and US R&D projects within his research interests including the areas of analog and mixed-signal integrated circuits, on-chip power management circuits, energy harvesting and wireless energy transfer, and nanotechnology-enabled communications. He has given 18 invited or plenary lectures and tutorials in Europe, America and Asia, was appointed by the IEEE CAS society as distinguished lecturer for 2009-2010 and lectures yearly MEAD courses at EPFL. He is elected member of the IEEE CAS Board of Governors (2010-2013) and member of the IEEE CAS long term strategy committee. He was recipient of the Myril B. Reed Best Paper Award at the 1998 IEEE Midwest Symposium on Circuits and Systems. He was the invited co-editor of a special issue of the Analog Integrated Circuits and Signal Processing journal devoted to current-mode circuit techniques, and a special issue of the International Journal on Circuit Theory and Applications. He co-organized two special sessions related to on-chip power management at IEEE ISCAS03 and IEEE ISCAS06 and a tutorial at IEEE ISCAS09 and ESSCIRC 2011. He was the 2007 Chair of the IEEE Circuits and Systems Society Technical Committee of Power Systems and Power Electronics Circuits. He was the technical program co-chair of the 2007 European Conference on Circuit Theory and Design - ECCTD07, tutorial co-chair at ICM 2010, track co-chair of the IEEE ISCAS 2007, IEEE MWSCAS07, IEEE ISCAS 2008, ECCTD'09, IEEE MWSCAS09, IEEE ICECS'2009, ESSCIRC 2010, PwrSOC 2010, and TPC member for IEEE WISES 2009, WISES 2010, IEEE COMPEL 2010, IEEE ICECS 2010, IEEE PRIME 2011 and ASQED 2011. He served as an Associate Editor of the IEEE Transactions on Circuits and Systems - II: Express briefs (2006-2007) and currently serves as Associate Editor of the Transactions on Circuits and Systems - I: Regular papers (2006-), Elsevier's Nano Communication Networks journal (2009-) and in the Senior Editorial Board of the IEEE Journal on Emerging and Selected Topics in Circuits and Systems (2010-).