DSpace DSpace UPC
 English   Castellano   Català  

Treballs academics UPC >
Facultat d'Informàtica de Barcelona >
Enginyeria Informàtica (Pla 2003) >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2099.1/9074

Arxiu Descripció MidaFormat
PFCSara.pdf2,19 MBAdobe PDFVeure/Obrir

Títol: Integración de un entorno de compilación automática para FPGAs
Autor: García Fernández, Sara
Tutor/director/avaluador: Álvarez Martínez, Carlos Veure Producció científica UPC
Universitat: Universitat Politècnica de Catalunya
Càtedra /Departament: Universitat Politècnica de Catalunya. Departament d’Arquitectura de Computadors
Matèries: Àrees temàtiques de la UPC::Enginyeria electrònica i telecomunicacions::Components electrònics
Integrated circuits
FPGA
Lògica de matrius programables
Circuits integrats
Data: 27-gen-2009
Tipus de document: Master thesis (pre-Bologna period)
Resum: El objetivo final del proyecto es crear una herramienta en Python que a trav´es del c´odigo C (no cualquier c´odigo, sino uno destinado a ser usado en una FPGA) cree el c´odigo Verilog asociado y que al compilarlo y ejecutarlo en la FPGA funcione correctamente.
URI: http://hdl.handle.net/2099.1/9074
Condicions d'accés: Open Access
Apareix a les col·leccions:Enginyeria Informàtica (Pla 2003)
Comparteix:



SFX Query

Aquest ítem (excepte textos i imatges no creats per l'autor) està subjecte a una llicència de Creative Commons Llicència Creative Commons
Creative Commons

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius