Prototipaje e implementación de una SPU de un Cell BE en una FPGA

Abstract

Los objetivos de este proyecto son los siguientes: 1. Comprender el funcionamiento del simulador de SPU (Synergistic Processor Unit) que hizo Daniel Cabrera: este proyecto se basa en el simulador software desarrollado en el proyecto Diseño e implementación de un simulador de una Spu. 2. Comprender la estructura de una SPU. 3. Introducirse en el mundo de la programación de FPGAs1 y lenguajes HDL2 . 4. Diseño e implementación de la SPU en Verilog. 5. Flexibilizar el diseño implementado para permitir modificaciones. 6. Simulación y verificación de la implementación Verilog de la SPU con un simulador de FPGA de Xilinx. 7. Trabajo futuro: Sintetización en una FPGA Virtex 4 del código Verilog de la SPU.