|
Treballs academics UPC >
Facultat d'Informàtica de Barcelona >
Enginyeria Informàtica (Pla 2003) >
Empreu aquest identificador per citar o enllaçar aquest ítem:
http://hdl.handle.net/2099.1/15692
|
| Títol: | Implementació d'un processador MIPS en una FPGA |
| Altres títols: | Implementación de un procesador MIPS en una FPGA |
| Autor: | Guillen Fandos, David |
| Tutor/director/avaluador: | Llaberia Griñó, José M.  |
| Universitat: | Universitat Politècnica de Catalunya |
| Càtedra /Departament: | Universitat Politècnica de Catalunya. Departament d’Arquitectura de Computadors |
| Matèries: | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Embedded computer systems
VHDL (Computer hardware description language)
Microprocessors
fpga
ac
processador
mips
asm
c
harvard
vhdl
vga
pld
posix
linux
unix
altera
processor
Sistemes incrustats (Informàtica)
VHDL (Llenguatge de descripció de maquinari)
Microprocessadors |
| Data: | 18-jun-2012 |
| Tipus de document: | Master thesis (pre-Bologna period) |
| Resum: | L'objectiu del projecte és el disseny i implementació d'un computador al voltant d'un processador MIPS. Aquest computador ha de funcionar a una placa de demostració Terasic DE2-115, que disposa d'una FPGA Altera Cyclone IV. |
| URI: | http://hdl.handle.net/2099.1/15692 |
| Condicions d'accés: | Open Access |
| Apareix a les col·leccions: | Enginyeria Informàtica (Pla 2003)
|
| Comparteix: |
|
Mostra les estadístiques d'aquest ítem
Queda prohibida la reproducció, transformació, distribució i comunicació pública d'aquesta obra. Es permet, en tot cas, la reproducció per a ús privat sempre i quan la còpia que se'n faci no sigui objecte d'utilització col·lectiva ni lucrativa (art. 31.2 del Reial Decret Legislatiu 1/1996, de 12 d'abril, pel qual s'aprova el Text Refós de la Llei de Propietat Intel·lectual, http://bibliotecnica.upc.es/sepi/legislacio.asp).
Per a qualsevol ús que es vulgui fer diferent al permès, dirigiu-vos a: sepi@upc.edu
|
English
Castellano
Català
