DSpace DSpace UPC
 English   Castellano   Català  

Treballs academics UPC >
Facultat d'Informàtica de Barcelona >
Enginyeria Informàtica (Pla 2003) >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2099.1/12453

Arxiu Descripció MidaFormat
72537.pdf3,03 MBAdobe PDFVeure/Obrir

Títol: Operación stencil en plataformas multi-core y many-core
Autor: Garcés Chapero, Bernardo
Tutor/director/avaluador: Herrero Zaragoza, José Ramón Veure Producció científica UPC
Universitat: Universitat Politècnica de Catalunya
Càtedra /Departament: Universitat Politècnica de Catalunya. Departament d’Arquitectura de Computadors
Matèries: Àrees temàtiques de la UPC::Informàtica::Hardware
Multiprocessors
Stencil
GPU
Multi-core
Many-core
MPI
Open MP
Pthreads
Cuda
Procesadores Intel Xeon E5520
Dispositivo gráfico Nvidia GeForce GTX 295
Multiprocessadors
Data: 29-jun-2011
Tipus de document: Master thesis (pre-Bologna period)
Resum: Catellano: Los problemas derivados de la disipación de energía en la computación secuencial, están haciendo que cada vez se popularice más el uso de máquinas y sistemas con mayor cantidad de núcleos de proceso. Pasando desde pequeños procesadores con un número reducido de núcleos, por clusters con varias máquinas secuenciales distribuidas, e incluso por dispositivos de procesamiento gráfico (GPUs) con varios cientos de núcleos que permiten asignar tareas generales a estos, muchos algoritmos están siendo adaptados a estos modelos de paralelización. Resumen En este trabajo se ha llevado a cabo el análisis, implementación, optimización y paralelización de las operaciones stencil de 5 puntos y 27 puntos, que son operaciones cuyo origen es la resolución de ecuaciones en derivadas parciales mediante un método finito y que tienen una importancia significativa en el campo de la ciencia. La paralelización se ha llevado a cabo tanto en un sistema multi-core con dos procesadores Intel Xeon E5520, como utilizando un dispositivo gráfico Nvidia GeForce GTX 295 con 240 núcleos CUDA. Resumen En cuanto a la optimización del algoritmo, se han aplicado al cálculo una serie de optimizaciones al código secuencial tales como desenrollado de bucles, eliminación de subexpresiones comunes o vectorizaciones mediante instrucciones SSE. Resumen Para la paralelización en el entorno multi-core, y con el fin de poder explotar todos los recursos hardware del sistema, se han probado diferentes modelos de programación paralela, tanto basados en sistemas de memoria distribuida como MPI, como basados en sistemas de memoria compartida como OpenMP y POSIX Threads. Resumen En cuanto a la implementación en el entorno many-core, se han utilizado dos formas diferentes de enfocar la resolución del problema, una de ellas empleando el método que a simple vista parece más práctico para la resolución, y la otra creando una estructuración de las tareas más apropiado para la arquitectura utilizada. La diferencia de rendimiento de ambas versiones es de un 20% en el caso del stencil de 5 puntos y de un 80% en el de 27 puntos, en ambos casos a favor de la segunda versión del algoritmo. Resumen Finalmente, los resultados de las optimizaciones han sido diferentes dependiendo de la operación implementada, para el stencil de 5 puntos se ha podido conseguir un Speed Up de 5.41x en el entorno multi-core y de 15.95x en el entorno many-core. Para el stencil de 27 puntos, el Speed Up ha sido de 13.9x en el entorno multi-core y de 146.97x en el entorno many-core.
URI: http://hdl.handle.net/2099.1/12453
Condicions d'accés: Open Access
Apareix a les col·leccions:Enginyeria Informàtica (Pla 2003)
Comparteix:



SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius