An environment for the automatic verification of digital circuits
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2099.1/12064
Tipus de documentProjecte/Treball Final de Carrera
Data2011-05-17
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
English: The aim of this project is to implement a system for the automatic verification of digital circuits written in a high-level hardware description language (Verilog), to be potentially used to assist a electronic design automation course.
Descripció
Finalista del Premi Cercle Fiber al millor Projecte Final de Carrera (curs 2010-2011)
TitulacióENGINYERIA INFORMÀTICA (Pla 2003)
Col·leccions
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
69348.pdf | 915,1Kb | Visualitza/Obre |