DSpace DSpace UPC
 English   Castellano   Català  

Treballs academics UPC >
Facultat d'Informàtica de Barcelona >
Enginyeria Informàtica (Pla 2003) >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2099.1/11411

Arxiu Descripció MidaFormat
69499.pdf16 MBAdobe PDFVeure/Obrir

Títol: Disseny i implementació d'un processador en un llenguatge de descripció de Hardware
Autor: Miralpeix Anglerill, Marta
Tutor/director/avaluador: Cortadella, Jordi (Cortadella Fortuny)
Universitat: Universitat Politècnica de Catalunya
Càtedra /Departament: Universitat Politècnica de Catalunya. Departament de Llenguatges i Sistemes Informàtics
Matèries: Àrees temàtiques de la UPC::Informàtica::Hardware
Microprocessors -- Design
Verilog
Processador
CAL16
Disseny
Implementació
HDL
FPGA Spartan 3E
Computador
Field-Programmable-Gate-Array (FPGA)
Microprocessadors -- Disseny
Data: 1-mar-2011
Tipus de document: Master thesis (pre-Bologna period)
Resum: Aquest propòsit és el fil conductor del projecte, del qual es deriven quatre objectius més concrets: Disseny del processador CAL16, sempre complint les característiques de modularitat i extensibilitat, fet que permetrà en un futur modificacions i ampliacions de la màquina, ja sigui per afegir nous objectius docents, com per la comprensió del processador per part dels alumnes. Implementació del processador en un llenguatge de descripció de hardware (HDL), com és el Verilog. Aquest objectiu ens permet disposar de l’anterior disseny físicament, i mitjançant les eines de desenvolupament de Xilinx2, no tant sols es podrà aprendre el llenguatge de Verilog sinó que també es podrà posar en pràctica qualsevol modificació del processador i simular el seu comportament. Programar una Field-Programmable-Gate-Array (FPGA) amb el processador. Gràcies a aquest, es dóna al projecte un aire més pràctic, ja que es permet executar-lo amb la placa FPGA i preparar unes pràctiques de laboratori encarades als alumnes, on se’ls introdueixin aquests dispositius i les seves possibles aplicacions. Preparar un manual d’usuari que permeti el coneixement del processador dissenyat i un conjunt reduït de problemes i pràctiques que il·lustri amb diferents exemples possibles usos, modificacions o ampliacions d’aquest, ja sigui a nivell de simulació amb el simulador de Xilinx, com d’execució amb la FPGA Spartan 3E.
URI: http://hdl.handle.net/2099.1/11411
Condicions d'accés: Open Access
Apareix a les col·leccions:Enginyeria Informàtica (Pla 2003)
Comparteix:



SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius