DSpace DSpace UPC
 English   Castellano   Català  

Treballs academics UPC >
Escola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona >
Enginyeria de Telecomunicació >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2099.1/10988

Arxiu Descripció MidaFormat
PFC.Cholesky.pdf819,62 kBAdobe PDFVeure/Obrir

Títol: Implementación y evaluación de la Factorización de Cholesky mediante TBB y threads en arquitecturas multicore
Autor: Bordas Pérez, Francisco
Tutor/director/avaluador: Otero Calviño, Beatriz Veure Producció científica UPC
Universitat: Universitat Politècnica de Catalunya
Càtedra /Departament: Universitat Politècnica de Catalunya. Departament d’Arquitectura de Computadors
Matèries: Àrees temàtiques de la UPC::Informàtica::Hardware
Multiprocessors
Cholesky
TBB
Multicore
Multiprocessadors
Data: 2010
Tipus de document: Master thesis (pre-Bologna period)
Resum: Este proyecto tiene cuatro objetivos claramente diferenciados: 1. Proponer e implementar un algoritmo para realizar la factorización de Cholesky. 2. Optimizar el código propuesto usando lenguajes de programación y técnicas de optimización de software que permitan mejorar el rendimiento del tiempo de ejecución de la factorización de Cholesky. 3. Evaluar la idoneidad del uso de Threading Building Blocks (TBB) de Intel en la paralelización del código desarrollado. 4. Elaborar una heurística que determine el mejor algoritmo a ejecutar (dependiendo del orden de la matriz) para garantizar máximo rendimiento.
URI: http://hdl.handle.net/2099.1/10988
Condicions d'accés: Open Access
Apareix a les col·leccions:Enginyeria de Telecomunicació
Comparteix:



SFX Query

Aquest ítem (excepte textos i imatges no creats per l'autor) està subjecte a una llicència de Creative Commons Llicència Creative Commons
Creative Commons

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius