Using LUT-specific delays to mitigate biases in delay-based PUFs and increase area efficiency on FPGAs
Visualitza/Obre
FCTRU_2016_42_Using_LUT_specific.pdf (659,1Kb) (Accés restringit)
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/99398
Tipus de documentText en actes de congrés
Data publicació2016-11-14
Condicions d'accésAccés restringit per acord de confidencialitat
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
FCTRU_2016_42_Using_LUT_specific.pdf | 659,1Kb | Accés restringit |