CVD graphene-FET based cascode circuits: a design exploration and fabrication towards intrinsic gain enhancement
Visualitza/Obre
CVD grapheneFET based cascode circuits a design exploration and fabrication towards intrinsic gain enhancement.pdf (3,327Mb) (Accés restringit)
Sol·licita una còpia a l'autor
Què és aquest botó?
Aquest botó permet demanar una còpia d'un document restringit a l'autor. Es mostra quan:
- Disposem del correu electrònic de l'autor
- El document té una mida inferior a 20 Mb
- Es tracta d'un document d'accés restringit per decisió de l'autor o d'un document d'accés restringit per política de l'editorial
10.1109/ESSDERC.2016.7599631
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/96408
Tipus de documentText en actes de congrés
Data publicació2016
EditorInstitute of Electrical and Electronics Engineers (IEEE)
Condicions d'accésAccés restringit per política de l'editorial
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
This paper presents the design exploration of a basic cascode circuit (CAS) targeted to increase the intrinsic gain A# of a graphene field-effect-transistor (GFET) by decreasing its output conductance go. First, the parameters of a large-signal compact-model, based on drift-diffusion carrier transport, are fit to measurements carried on 2 CVD
GFETs, fabricated independently by different research groups. Second, CAS circuits are simulated to perform a design exploration and provide design guidelines. Third, CAS circuits are fabricated and consequently measured. Performance metrics are provided in terms of go, transconductance gm and hence A#. Against these metrics, a
quantitative comparison between CAS and GFET is performed and conclusions are derived.
CitacióIannazzo, M., Alarcon, E., Pandey, H., Passi, V., Lemme, M. CVD graphene-FET based cascode circuits: a design exploration and fabrication towards intrinsic gain enhancement. A: European Solid-State Device Research Conference. "2016 46th European Solid-State Device Research Conference (ESSDERC): Lausanne, Switzerland: 12-15 September 2016". Lausanne: Institute of Electrical and Electronics Engineers (IEEE), 2016, p. 244-247.
ISBN978-1-5090-2970-9
Versió de l'editorhttp://ieeexplore.ieee.org/document/7599631/
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
CVD grapheneFET ... insic gain enhancement.pdf | 3,327Mb | Accés restringit |