POSTER: An Integrated Vector-Scalar Design on an In-order ARM Core
Visualitza/Obre
Cita com:
hdl:2117/90885
Tipus de documentComunicació de congrés
Data publicació2016-09
EditorACM
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
ProjecteROMOL - Riding on Moore's Law (EC-FP7-321253)
COMPUTACION DE ALTAS PRESTACIONES VII (MINECO-TIN2015-65316-P)
COMPUTACION DE ALTAS PRESTACIONES VII (MINECO-TIN2015-65316-P)
Abstract
In the low-end mobile processor market, power, energy and area budgets are significantly lower than in other markets
(e.g. servers or high-end mobile markets). It has been shown that vector processors are a highly energy-efficient way to increase performance; however adding support for them incurs area and power overheads that would not be acceptable for low-end mobile processors. In this work, we propose an integrated vector-scalar design for the ARM architecture that mostly reuses scalar hardware to support the execution of vector instructions. The key element of the design is our proposed block-based model of execution that groups vector computational instructions together to execute them in a coordinated manner.
CitacióStanic, Milan [et al.]. POSTER: An Integrated Vector-Scalar Design on an In-order ARM Core. A: 2016 International Conference on Parallel Architectures and Compilation. "PACT '16 Proceedings of the 2016 International Conference on Parallel Architectures and Compilation". ACM, 2016, p. 447-448.
ISBN978-1-4503-4121-9
Col·leccions
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
POSTER An integrated vector-scalar.pdf | 76,98Kb | Visualitza/Obre |