An analyzable memory controller for hard real-time CMPs
Visualitza/Obre
Cita com:
hdl:2117/7462
Tipus de documentArticle
Data publicació2010-02-05
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
Multicore processors (CMPs) represent a good solution to provide the performance required by current and future hard real-time systems. However, it is difficult to compute a tight WCET estimation for CMPs due to interferences that tasks suffer when accessing shared hardware resources.We propose an analyzable JEDEC-compliant DDRx SDRAM memory controller (AMC) for hard real-time CMPs, that reduces the impact of memory interferences caused by other tasks on WCET estimation, providing a predictable memory access time and allowing the computation of
tight WCET estimations.
CitacióPaolieri, M. [et al.]. An analyzable memory controller for hard real-time CMPs. "Ieee EMBEDDED SYSTEMS LETTERS", 05 Febrer 2010, vol. 1, núm. 4, p. 86-90.
Versió de l'editorhttp://ieeexplore.ieee.org/document/5401062/
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
An analyzable memory controller ....pdf | 422,2Kb | Visualitza/Obre |