Implementación mediante FPGA de un sistema SVM de verificación de locutor
Visualitza/Obre
Tipus de documentComunicació de congrés
Data publicació2009
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
Los sistemas biométricos caracterizados por su alto nivel de seguridad se
implementan habitualmente con sistemas procesadores de altas prestaciones como los
ordenadores personales. Estos procesadores trabajan en un rango de frecuencias de
GHz que les permiten realizar millones de operaciones por segundo, de forma que
pueden ejecutar en tiempo real complejos algoritmos de verificación. Sin embargo,
esta solución de implementación tiene el inconveniente del elevado coste. La utilización
de dispositivos programables del tipo FPGA (Field Programmable Gate Array)
permite obtener a bajo coste soluciones a medida con las que se consiguen elevadas
velocidades de proceso similares a los sistemas μP de altas prestaciones. En este artículo
se presenta el diseño e implementación sobre una FPGA de un sistema de verificación
de locutor basado en los coeficientes Mel-Cepstrum y en un algoritmo de clasificación
SVM (Support Vector Machines). Los resultados experimentales obtenidos
con el diseño propuesto muestran una velocidad de proceso equiparable a la conseguida
con un ordenador personal basado en el μP Pentium IV.
CitacióRamos, R. [et al.]. Implementación mediante FPGA de un sistema SVM de verificación de locutor. A: Jornadas de Computación Reconfigurable y Aplicaciones. "Jornadas de Computación Reconfigurable y Aplicaciones". Alcalá de Henares: 2009, p. 99-108.
ISBN978-84-8138-832-9
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
JCRA_09_SVM.pdf | Article principal | 206,0Kb | Visualitza/Obre |