Hardware-efficient implementation of a femtocell/macrocell interference-mitigation technique for high-performance LTE-based systems
Visualitza/Obre
article complet publicat (1,139Mb) (Accés restringit)
Sol·licita una còpia a l'autor
Què és aquest botó?
Aquest botó permet demanar una còpia d'un document restringit a l'autor. Es mostra quan:
- Disposem del correu electrònic de l'autor
- El document té una mida inferior a 20 Mb
- Es tracta d'un document d'accés restringit per decisió de l'autor o d'un document d'accés restringit per política de l'editorial
Cita com:
hdl:2117/22070
Tipus de documentText en actes de congrés
Data publicació2013
Condicions d'accésAccés restringit per política de l'editorial
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
This paper presents the FPGA design of an interference-aware digital front end tailored for heterogeneous multi-cell LTE-based systems. A resource-optimized RTL architecture has been implemented and validated under realistic operating conditions using the GEDOMIS® testbed. The parallelization and concurrent resource utilization of the joint synchronization and interference detection processing blocks is covered with low-level details.
CitacióFont, O. [et al.]. Hardware-efficient implementation of a femtocell/macrocell interference-mitigation technique for high-performance LTE-based systems. A: International Conference on Field Programmable Logic and Applications. "Proceedings FPL 2013". Porto: 2013, p. 1-4.
ISBN978-1-4799-0004-6
Versió de l'editorhttp://ieeexplore.ieee.org/xpl/articleDetails.jsp?tp=&arnumber=6645585
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
fpl_2013_published.pdf | article complet publicat | 1,139Mb | Accés restringit |