Fast time-to-market with via-configurable transistor array regular fabric: A delay-locked loop design case study
Visualitza/Obre
Fast time-to-market with via-configurable transistor array regular fabric A delay-locked loop design case study.pdf (559,6Kb) (Accés restringit)
Sol·licita una còpia a l'autor
Què és aquest botó?
Aquest botó permet demanar una còpia d'un document restringit a l'autor. Es mostra quan:
- Disposem del correu electrònic de l'autor
- El document té una mida inferior a 20 Mb
- Es tracta d'un document d'accés restringit per decisió de l'autor o d'un document d'accés restringit per política de l'editorial
Cita com:
hdl:2117/15703
Tipus de documentComunicació de congrés
Data publicació2011
EditorIEEE Computer Society Publications
Condicions d'accésAccés restringit per política de l'editorial
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
Time-to-market is a critical issue for nowadays integrated circuits manufacturers. In this paper the Via-Configurable Transistor Array regular layout fabric (VCTA), which aims to minimize the time-to-market and its associated costs, is studied for a Delay-Locked Loop design (DLL). The comparison with a full custom design demonstrates that VCTA can be used without loss of functionality while accelerating the design time. Layout implementations, in 90 nm CMOS process, as well as the delay, energy and jitter electrical simulations are provided.
CitacióPons, M. [et al.]. Fast time-to-market with via-configurable transistor array regular fabric: A delay-locked loop design case study. A: Design and Technology of Integrated Systems. "Proc. of the Design and Technology of Integrated Systems". Atenes: IEEE Computer Society Publications, 2011, p. 1-6.
ISBN978-1-61284-899-0
Versió de l'editorhttp://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5941428
Col·leccions
- MNT - Grup de Recerca en Micro i Nanotecnologies - Ponències/Comunicacions de congressos [141]
- HIPICS - High Performance Integrated Circuits and Systems - Ponències/Comunicacions de congressos [144]
- ARCO - Microarquitectura i Compiladors - Ponències/Comunicacions de congressos [187]
- CAP - Grup de Computació d'Altes Prestacions - Ponències/Comunicacions de congressos [784]
- Departament d'Arquitectura de Computadors - Ponències/Comunicacions de congressos [1.954]
- Departament d'Enginyeria Electrònica - Ponències/Comunicacions de congressos [1.715]
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
Fast time-to-ma ... loop design case study.pdf | 559,6Kb | Accés restringit |