Implementing a hybrid SRAM / eDRAM NUCA architecture
Visualitza/Obre
Tipus de documentReport de recerca
Data publicació2010-08-27
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
In this paper, we propose a hybrid cache architecture that exploits the main features of both memory technologies, speed of SRAM and high density of eDRAM. We demonstrate, that due to the high locality found in emerging applications, a high percentage of data that enters to the on-chip last-level cache are not accessed again before they are replaced
Forma partUPC-DAC-RR-ARCO-2010-3
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
hybrid_NUCA-hipc11.pdf | 867,0Kb | Visualitza/Obre |