vPROBE: Variation aware post-silicon power/performance binning using embedded 3T1D cells
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/13911
Tipus de documentReport de recerca
Data publicació2010-09-05
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
In this paper, we present an on-die post-silicon binning methodology that takes into account the effect of static and dynamic variations and categorizes every processor based on power/performance.The proposed scheme is composed of a discretization hardware that exploits the delay/leakage dependence on variability sources characteristic for categorization
Forma partUPC-DAC-RR-ARCO-2010-4
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
ganapathy_date_2011_submitted.pdf | 309,0Kb | Visualitza/Obre |