Implicit vs. explicit resource allocation in SMT processors
Visualitza/Obre
Cita com:
hdl:2117/111445
Tipus de documentText en actes de congrés
Data publicació2004
EditorInstitute of Electrical and Electronics Engineers (IEEE)
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
In a simultaneous multithreaded (SMT) architecture, the front end of a superscalar is adapted in order to be able to fetch from several threads while the back end is shared among the threads. In this paper, we describe different resource sharing models in SMT processors. We show that explicit resource allocation can improve SMT performance. In addition, it enables SMTs to solve other QoS requirements, not realizable before.
CitacióCazorla, F., Knijnenburg, P., Sakellariou, R., Fernandez, E., Alex Ramirez, Valero, M. Implicit vs. explicit resource allocation in SMT processors. A: Euromicro Conference on Digital System Design. "2004 Euromicro Symposium on Digital Systems Design (DSD 2004)". Rennes: Institute of Electrical and Electronics Engineers (IEEE), 2004, p. 44-51.
ISBN0-7695-2203-3
Versió de l'editorhttp://ieeexplore.ieee.org/document/1333257/
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
01333257.pdf | 350,3Kb | Visualitza/Obre |