CPICH power optimisation by means of simulated annealing in an UTRA-FDD environment
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/10830
Tipus de documentArticle
Data publicació2003-11
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
CitacióGarcia-Lozano, M.; Ruiz, S.; Olmos, J. CPICH power optimisation by means of simulated annealing in an UTRA-FDD environment. "Electronics letters", Novembre 2003, vol. 39, núm. 23, p. 1676-1677.
ISSN0013-5194
Versió de l'editorhttp://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=01248988
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
CPICH.pdf | Article principal | 166,6Kb | Visualitza/Obre |