A systolic algorithm for the fast computation of the connected components of a graph
Visualitza/Obre
Cita com:
hdl:2117/106368
Tipus de documentText en actes de congrés
Data publicació1988
EditorInstitute of Electrical and Electronics Engineers (IEEE)
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
The authors consider the description of a systolic algorithm to solve the connected-component problem. It is executed in a ring topology with N processors, requiring O(Nlog N) time without regard to the graph's sparsity. The algorithm-partitioning issue is also addressed, indicating how to optimally map the computations into fixed-size rings or linear arrays. The proposed algorithm leads to simple processing elements, data addressing, and control. These points make the systolic array highly implementable.
CitacióNúñez, F., Valero, M. A systolic algorithm for the fast computation of the connected components of a graph. A: IEEE International Symposium on Circuits and Systems. "1988 IEEE International Symposium on Circuits and Systems: Espo, Finland, 7-9 June 1988". Espoo: Institute of Electrical and Electronics Engineers (IEEE), 1988, p. 2267-2270.
Versió de l'editorhttp://ieeexplore.ieee.org/document/15396/
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
00015396.pdf | 344,7Kb | Visualitza/Obre |