Mostra el registre d'ítem simple
Prototipaje e implementación de una SPU de un Cell BE en una FPGA
dc.contributor | Jiménez González, Daniel |
dc.contributor.author | Fernández Oreja, Mikel |
dc.contributor.other | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
dc.date.accessioned | 2009-05-13T07:13:38Z |
dc.date.available | 2009-05-13T07:13:38Z |
dc.date.issued | 2009-01 |
dc.identifier.uri | http://hdl.handle.net/2099.1/6892 |
dc.description.abstract | Los objetivos de este proyecto son los siguientes: 1. Comprender el funcionamiento del simulador de SPU (Synergistic Processor Unit) que hizo Daniel Cabrera: este proyecto se basa en el simulador software desarrollado en el proyecto Diseño e implementación de un simulador de una Spu. 2. Comprender la estructura de una SPU. 3. Introducirse en el mundo de la programación de FPGAs1 y lenguajes HDL2 . 4. Diseño e implementación de la SPU en Verilog. 5. Flexibilizar el diseño implementado para permitir modificaciones. 6. Simulación y verificación de la implementación Verilog de la SPU con un simulador de FPGA de Xilinx. 7. Trabajo futuro: Sintetización en una FPGA Virtex 4 del código Verilog de la SPU. |
dc.language.iso | spa |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Spain |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject.lcsh | Computer architecture |
dc.subject.lcsh | Microprocessors |
dc.title | Prototipaje e implementación de una SPU de un Cell BE en una FPGA |
dc.type | Master thesis (pre-Bologna period) |
dc.subject.lemac | Arquitectura d'ordinadors |
dc.subject.lemac | Microprocessadors |
dc.rights.access | Open Access |
dc.audience.educationlevel | Estudis de primer/segon cicle |
dc.audience.mediator | Facultat d'Informàtica de Barcelona |
dc.audience.degree | ENGINYERIA INFORMÀTICA (Pla 2003) |