Mostra el registre d'ítem simple
Behavior characterization of the shared last-level cache in a chip multiprocessor
| dc.contributor | Llaberia Griñó, José M. |
| dc.contributor | Monreal Arnal, Teresa |
| dc.contributor.author | Benedicte Illescas, Pedro |
| dc.date.accessioned | 2014-11-18T14:05:08Z |
| dc.date.available | 2014-11-18T14:05:08Z |
| dc.date.issued | 2014-06-27 |
| dc.identifier.uri | http://hdl.handle.net/2099.1/23771 |
| dc.description.abstract | [CATALÀ] Aquest projecte consisteix a analitzar diferents aspectes de la jerarquia de memòria i entendre la seva influència al rendiment del sistema. Els aspectes que s'analitzaran són els algorismes de reemplaçament, els esquemes de mapeig de memòria i les polítiques de pàgina de memòria. |
| dc.description.abstract | [ANGLÈS] This project consists in analyzing different aspects of the memory hierarchy and understanding its influence in the overall system performance. The aspects that will be analyzed are cache replacement algorithms, memory mapping schemes and memory page policies. |
| dc.language.iso | eng |
| dc.publisher | Universitat Politècnica de Catalunya |
| dc.subject | Àrees temàtiques de la UPC::Informàtica |
| dc.subject.lcsh | Multiprocessors |
| dc.subject.other | multiprocessador |
| dc.subject.other | cache |
| dc.subject.other | reemplaçament |
| dc.subject.other | multiprocessor |
| dc.subject.other | cache |
| dc.subject.other | replacement |
| dc.title | Behavior characterization of the shared last-level cache in a chip multiprocessor |
| dc.type | Master thesis (pre-Bologna period) |
| dc.subject.lemac | Multiprocessadors |
| dc.identifier.slug | 101369 |
| dc.rights.access | Open Access |
| dc.date.updated | 2014-07-01T06:30:04Z |
| dc.audience.educationlevel | Grau |
| dc.audience.mediator | Facultat d'Informàtica de Barcelona |
| dc.audience.degree | GRAU EN ENGINYERIA INFORMÀTICA (Pla 2010) |
