Implementation of an Ultra Low-Power Reverse-Body-Bias Generator for Leakage Reduction in Digital Systems

Abstract

[ANGLÈS] Reverse-Body-Bias (RBB) is a well known silicon tuning technique for leakage reduction of digital circuits. As a key enabler of the technique, a RBB voltage generator is designed. The RBB generator is designed in a CMOS 90 nm technology and is implemented using a dual output switched-capacitor power converter (SCPC). Besides low area occupancy, the RBB generator aims to an ultra-low power consumption as a crucial design feature. The outputs of the SCPC are used to generate -1 V for the P-well and 1.86 V for the N-well of a digital circuit. The work builds on an already existing design. The improved RBB generator uses a single capacitor to generate both outputs. A control loop provides robustness in front of process and temperature variations whilst keeping minimum power consumption at nominal specification.

[CASTELLÀ] La polarización inversa del sustrato es una técnica utilizada para reducir la corriente de fugas de los circuitos digitales. Para utilizar esta técnica se ha diseñado un polarizador de sustrato. El polarizador de sustrato se ha diseñado con tecnología CMOS de 90 nm y se ha implementado con un convertidor capacitivo conmutado de dos salidas. El objetivo principal del diseño es que el área y el consumo de potencia sean mínimos. Las salidas del convertidor capacitivo se utilizan para generar -1 V para el pozo P y 1.86 V para el pozo N de un circuito digital. Este trabajo está basado en un diseño previo donde el re-diseño del polarizador de sustrato emplea un condensador para generar ambas salidas. El lazo de control proporciona robustez frente a variaciones de proceso y temperatura a la vez que se mantiene un consumo mínimo de potencia para una carga nominal.

[CATALÀ] La polarització inversa del substrat és una tècnica emprada per a reduir el corrent de fuges dels circuits digitals. Per tal d’emprar aquesta tècnica s’ha dissenyat un polaritzador de substrat. El polaritzador de substrat s’ha dissenyat amb tecnologia CMOS de 90 nm i s’ha implementat amb un convertidor capacitiu commutat de dues sortides. L’objectiu principal del disseny és que l’àrea i el consum de potència siguin mínims. Les sortides del convertidor capacitiu s’empren per generar -1 V per al pou P i 1.86 V per al pou N d’un circuit digital. Aquest treball està basat en un disseny previ on el re-disseny del polaritzador de substrat empra un condensador per generar ambdues sortides. El llaç de control proporciona robustesa enfront de variacions de procés i temperatura a la vegada que es manté un consum mínim de potència per a una càrrega nominal.