On-Chip memories, the OS perspective
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/9125
Tipus de documentText en actes de congrés
Data publicació2008-06-04
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
This paper is a work in progress study of the operating system services required to manage on-chip memories. We are evaluating
different CMP on-chip memories configurations. Chip-MultiProcessors (CMP) architectures integrating multiple computing and memory elements presents different problems (coherency, latency, ...) that must be solved. On-chip local memories are directly addressable and their latency is much shorter than off-chip main memories. Since memory latency is a key factor for application performance, we study how the OS can help.
CitacióVillavieja, C. [et al.]. On-Chip memories, the OS perspective. A: HiPEAC Industrial Workshop. "5th HiPEAC Industrial Workshop. Tools and Methodology for Parallel Programming". Barcelona: 2008, p. 1-2.
Versió de l'editorhttp://www.hipeac.net/industry_workshop5
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
hipeaciw08.pdf | 228,8Kb | Visualitza/Obre |