DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/8022

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
A SIMD-efficient 14 instruction shader program.pdf1,17 MBAdobe PDF Accés restringit

Citació: Roca, J. [et al.]. A SIMD-efficient 14 instruction shader program for high-throughput microtriangle rasterization. A: Computers Graphic International Conference. "Computers Graphic International Conference 2010". Singapur: Springer Verlag, 2010, p. 707-719.
Títol: A SIMD-efficiant 14 instruction shader program for high-throughput microtriangle rasterization
Autor: Roca Sancho, Jordi Veure Producció científica UPC; Moya del Barrio, Víctor Veure Producció científica UPC; Gonzalez, Carlos; Escandell, Vicente; Murciego, Albert; Fernández Jiménez, Agustín Veure Producció científica UPC; Espasa Sans, Roger Veure Producció científica UPC
Editorial: Springer Verlag
Data: 2010
Tipus de document: Conference report
Resum: This paper shows that breaking the barrier of 1 triangle/clock rasterization rate for microtriangles in modern GPU architectures in an efficient way is possible. The fixed throughput of the special purpose culling and triangle setup stages of the classic pipeline limits the GPU scalability to rasterize many triangles in parallel when these cover very few pixels. In contrast, the shader core counts and increasing GFLOPs in modern GPUs clearly suggests parallelizing this computation entirely across multiple shader threads, making use of the powerful wide-ALU instructions. In this paper, we present a very efficient SIMD-like rasterization code targeted at very small triangles that scales very well with the number of shader cores and has higher performance than traditional edge equation based algorithms. We have extended the ATTILA GPU shader ISA (del Barrioet al. in IEEE International Symposium on Performance Analysis of Systems and Software, pp. 231–241, 2006) with two fixed point instructions to meet the rasterization precision requirement. This paper also introduces a novel subpixel Bounding Box size optimization that adjusts the bounds much more finely, which is critical for small triangles, and doubles the 2x2- pixel stamp test efficiency. The proposed shader rasterization program can run on top of the original pixel shader program in such a way that selected fragments are rasterized, attribute interpolated and pixel shaded in the same pass. Our results show that our technique yields better performance than a classic rasterizer at 8 or more shader cores, with speedups as high as 4x for 16 shader cores.
URI: http://hdl.handle.net/2117/8022
Versió de l'editor: http://www.springerlink.com/content/v394857n42244n24/
Apareix a les col·leccions:CAP - Grup de Computació d´Altes Prestacions. Ponències/Comunicacions de congressos
Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos
ETCG – Departament d’Enginyeria del Terreny, Cartogràfica i Geofísica. Ponències/Comunicacions de congressos
Altres. Enviament des de DRAC
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius