DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/7943

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
Evaluación del rendimiento paralelo....pdf1,15 MBAdobe PDF Accés restringit

Citació: Alvarez, M. [et al.]. Performance evaluation of macroblock-level parallelization of H.264 decoding on a cc-NUMA multiprocessor architecture. "Avances en sistemas e informática", Juny 2009, vol. 6, núm. 1, p. 219-228.
Títol: Performance evaluation of macroblock-level parallelization of H.264 decoding on a cc-NUMA multiprocessor architecture
Autor: Álvarez Mesa, Mauricio Veure Producció científica UPC; Ramírez Bellido, Alejandro Veure Producció científica UPC; Valero Cortés, Mateo Veure Producció científica UPC; Azevedo, Arnaldo; Meenderinck, Cor; Juurlink, Ben
Data: jun-2009
Tipus de document: Article
Resum: Este artículo presenta un estudio de la escalabilidad del rendimiento en el paralelismo a nivel macro bloque de un decodificador H.264 para aplicaciones de alta definición (HD) en arquitecturas de múltiples procesadores. Hemos implementado este paralelismo en un “cache coherent Non-uniform Memory Acces” (cc-NUMA) en procesadores simétricos (SMP) y comparando con los resultados con expectativas teóricas. El estudio incluye la evaluación de tres diferentes técnicas programadas: estática, dinámica y dinámica con cola. El enfoque de programación dinámica con optimización de cola presenta los mejores rendimientos obteniendo una velocidad máxima de 9.5 con 24 procesadores. Un análisis detallado reveló que el tratamiento de la sincronización es uno de los factores limitantes para el logro de una mejor escalabilidad. Este artículo incluye una evaluación del impacto en sincronización en bloque APIs como hilos POSIX y extensiones de tiempo real. Los resultados demostraron que el paralelismo a nivel macro bloque como una forma de granulado muy fino de TLP (Thread-Level Parellelism) es altamente afectado por los hilos de sincronización, tal vez con el soporte de hardware, se requieren para la paralelización a nivel macro más escalable.
ISSN: 1657-7663
URI: http://hdl.handle.net/2117/7943
Versió de l'editor: http://pisis.unalmed.edu.co/avances/archivos/ediciones/Edicion%20Avances%202009%201/24.pdf
Apareix a les col·leccions:CAP - Grup de Computació d´Altes Prestacions. Articles de revista
Departament d'Arquitectura de Computadors. Articles de revista
Altres. Enviament des de DRAC
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius